Aktive Siliziumträger zur Verbesserung der Prüfbarkeit von Multichip-Systemen

Abstract

Durch vielfältige Einflüsse wird es für elektronische Systeme immer wichtiger, möglichst viel Funktionalität mit möglichst geringen Systemabmessungen zu vereinen. Da eine Integration kompletter Systeme in einem einzigen Halbleiterbaustein oft nicht möglich ist bzw. der Aufbau aus Einzelbauteilen Kostenvorteile bringen kann, wurden in den 90er Jahren Aufbautechniken entwickelt, die die Abmessungen elektronischer Systeme durch die Erhöhung der Packungs- und Verdrahtungsdichte deutlich verringerten. Unter Verwendung ungehäuster Halbleiterbauelemente, die mit minimalen Abständen auf Substrate mit hohen Verdrahtungsdichten montiert wurden, entstanden sogen. Multichip Module (MCM). Substrate aus Silizium bieten hierfür ein Maximum an Packungs- und Verdrahtungsdichte bei sehr gut auf die Anforderungen einer Nacktchipmontage abgestimmten mechanischen Eigenschaften. Ein wesentliches Problem der MCMs stellt der elektrische Test in allen Herstellungsschritten dar. Aufgrund der geringen Abmessungen im Vergleich zu herkömmlichen Systemen und der großen Flächenausdehnung im Vergleich zu Halbleiterbauelementen sind Kontaktierungsmethoden weder aus dem einen noch dem anderen Bereich einsetzbar. Im Rahmen dieser Arbeit wurde ein MCM-Testverfahren entwickelt, das zum Test nutzbare aktive Strukturen in das MCM-Siliziumsubstrat integriert. Über diese Strukturen ist ein Test des unbestückten Substrates sowie die Unterstützung des Tests teilweise oder voll bestückter MCM-Systeme möglich. Die Auswahl der bevorzugten Fertigungstechnologie für die aktiven Strukturen sowie ein Vergleich des vorgeschlagenen Testansatzes mit gängigen Verfahren wurde im Rahmen eines Kostenmodells durchgeführt. Nach einer detaillierten Analyse des neuen Testverfahrens und dessen Vergleich mit korrespondierenden Testansätzen auf Bauteilebene erfolgte die Entwicklung der aktiven Teststrukturen in der durch das Kostenmodell favorisierten Basistechnologie und deren Evaluierung auf einem aktiven MCM-Siliziumsubstrat.

For electronic systems it is crucial to combine maximum flexibility and functionality with minimum area and power consumption and highest reliability. Although system integration into single components has seen a tremendous development, it very often is cost effective to use single ICs in electronic systems. To address the needs for high component density, multichip module (MCM) technologies were evolved in the 1990s. These use unpackaged ICs which are mounted directly on carriers providing electrical interconnects between the system's components. Silicon carriers offer highest performance for MCMs of limited size due to the interconnection and component density possible by employing IC fabrication techniques. The resulting high net count and small feature size however causes problems for the test of the bare substrate as well as the partially and fully assembled system. Board test approaches have been adopted to the MCM-level like for example capacitive or resistive probing. Besides, test methodologies known from chip test like e-beam test or boundary scan have been pushed towards MCM-test. If chips with boundary scan features are mounted on the MCM, this circuitry can be used to test the substrate. The disadvantage with this is that a complete substrate test is possible only when all boundary scan elements are mounted. Therefore, a bare-substrate test with conventional methods is still required. In this thesis, a methodology to integrate active test circuitry into a silicon MCM substrate is described. This circuitry is based on the boundary scan test standard with modifications addressing the needs of MCM test in all assembly steps. Besides a detailed comparison of the technical implementation possibilities for the proposed test methodology, also the economical situation using active silicon substrates is analyzed in a cost model comparing different manufacturing technologies and state-of-the-art testmethodologies to the methodology proposed in the thesis.