1. OPUS

Auflistung nach Autor Wunderlich, Hans-Joachim

Gehe zu: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
oder geben Sie die Anfangszeichen ein:  
Anzeige der Treffer 23 bis 42 von 48 < zurück   nächste
ErscheinungsdatumTitelAutor(en)
1987On computing optimized input probabilities for random testsWunderlich, Hans-Joachim
1986On fault modeling for dynamic MOS circuitsWunderlich, Hans-Joachim; Rosenstiel, Wolfgang
1990Optimized synthesis of self-testable finite state machinesEschermann, Bernhard; Wunderlich, Hans-Joachim
1992Optimized synthesis techniques for testable sequential circuitsEschermann, Bernhard; Wunderlich, Hans-Joachim
1988Output-maximal control policies for cascaded production-inventory systems with control and state constraintsWarschat, Joachim; Wunderlich, Hans-Joachim
1991Parallel self-test and the synthesis of control unitsEschermann, Bernhard; Wunderlich, Hans-Joachim
1989Parametrisierte Speicherzellen zur Unterstützung des Selbsttests mit optimierten und konventionellen ZufallsmusternKesel, Frank; Wunderlich, Hans-Joachim
1987Probabilistische Verfahren für den Test hochintegrierter SchaltungenWunderlich, Hans-Joachim
1985Protest: a tool for probabilistic testability analysisWunderlich, Hans-Joachim
1992Prüfgerechter Entwurf und Test hochintegrierter SchaltungenWunderlich, Hans-Joachim; Schulz, Michael H.
1989The pseudo-exhaustive test of sequential circuitsWunderlich, Hans-Joachim; Hellebrand, Sybille
1992The pseudoexhaustive test of sequential circuitsWunderlich, Hans-Joachim; Hellebrand, Sybille
1987The random pattern testability of programmable logic arraysWunderlich, Hans-Joachim
1987Self test using unequiprobable random patternsWunderlich, Hans-Joachim
1991Signature analysis and test scheduling for self-testable circuitsStröle, Albrecht P.; Wunderlich, Hans-Joachim
1994Simulation results of an efficient defect analysis procedureStern, Olaf; Wunderlich, Hans-Joachim
1990A synthesis approach to reduce scan design overheadEschermann, Bernhard; Wunderlich, Hans-Joachim
1989The synthesis of self-test control logicHaberl, Oliver F.; Wunderlich, Hans-Joachim
1994Synthesis of self-testable controllersHellebrand, Sybille; Wunderlich, Hans-Joachim
1990TESTCHIP: a chip for weighted random pattern generation, evaluation, and test controlStröle, Albrecht P.; Wunderlich, Hans-Joachim; Haberl, Oliver F.
Anzeige der Treffer 23 bis 42 von 48 < zurück   nächste