05 Fakultät Informatik, Elektrotechnik und Informationstechnik
Permanent URI for this collectionhttps://elib.uni-stuttgart.de/handle/11682/6
Browse
Item Open Access Adaptive triple-fed antenna and thinned RF-chip integration into ultra thin flexible polymer foil(2023) Fischer-Kennedy, Serafin B.; Özbek, Sefa; Wang, Shuo; Grözing, Markus; Hesselbarth, Jan; Berroth, Manfred; Burghartz, JoachimItem Open Access Analog-Digital-Umsetzer für die hochbitratige Datenübertragung(2014) Lang, Felix; Berroth, Manfred (Prof. Dr.-Ing.)Diese Arbeit befasst sich mit der Theorie, der Entwicklung und der Vermessung von hochbitratigen CMOS-Analog-Digital-Wandlern. Dabei liegt durch die Entwicklung von zwei Parallel-A-D-Wandlern ein besonderer Fokus auf dieser Wandlerstruktur und auf Schaltungskomponenten zur Erweiterung dieser Architektur. Basierend auf dem Projekt 100GET werden zwei Parallelwandler mit nominaler Auflösung von 6 bit und einer Zielwandlerrate von 25 GS/s konzipiert und aufgebaut. Die A-D-Wandler besitzen Echtzeitschnittstellen, welche nicht nur zum Test, sondern auch für Echtzeit-Übertragungsexperimente verwendet werden können. Aufgrund der daraus resultierenden hohen Ausgangsdatenraten wird ein eigenes Messsystem auf Basis eines FPGA realisiert. Die Wandler an sich lassen sich als Einzelblöcke direkt mit großen digitalen Rechenkernen auf einem Chip integrieren, wodurch sich sowohl die Kosten als auch die Komplexität im Vergleich zu Multichipmodulen stark reduzieren. In Kapitel 1 werden die Anwendungsgebiete von schnellen A-D-Wandlern vorgestellt und es wird aufgezeigt, dass den Wandlern in aktuellen und wohl auch zukünftigen Übertragungs-, Mess- und Radarsystemen eine Schlüsselposition zufällt. Durch die Verlagerung immer mehr analoger Funktionen in den Bereich der digitalen Signalnachverarbeitung werden die Anforderungen an die Schnittstelle zwischen analoger und digitaler “Welt“ immer größer. Weiterhin werden in diesem Kapitel die Ziele des zugrundeliegenden Projekts 100GET erläutert, woraus sich direkt die Anforderungen an die entworfenen Testwandler ADU V1 und ADU V2 ergeben. Grob lassen sich die Anforderungen direkt aus dem gewünschten Funktionsbaustein ablesen. Dies ist ein 25 GS/s 6 bit Parallelwandler mit einer Bandbreite über der Nyquistfrequenz, Echtzeitschnittstellen, einer niedrigen Leistungsaufnahme unter 3 W und einem niedrigen Flächenbedarf unter 1 mm in einer 90 nm CMOS-Technologie. Kapitel 2 befasst sich mit den theoretischen Grundlagen. Dazu werden zunächst verschiedene A-D-Wandlerstrukturen mit ihren jeweiligen Merkmalen vorgestellt, die geeignet sind, hohe Abtastraten zu erzielen. Dazu zählen neben Mehrschritt-, Hybrid- bzw. Faltungs- und Parallel-A-D-Wandlern auch stark zeitverschachtelte langsamere Umsetzertypen, wie beispielsweise A-D-Wandler mit sukzessivem Approximationsregister. Anschließend werden die wichtigsten statischen und dynamischen Eigenschaften und Charakteristika von A-D-Wandlern - wie beispielsweise die integrale und differentielle Nichtlinearität (INL und DNL), das Signalzu-Rausch-und-Störverhältnis (SNDR) oder die effektive Auflösung (ENOB) -erläutert. Abschließend werden verschiedene Störeinflüsse, wie beispielweise Schwellenspannungsverschiebungen über der Temperatur, beschrieben. Dabei liegt hier der Fokus vor allem auf Einflüssen und Effekten, welche in CMOS-Schaltungen auftreten. Im folgenden Kapitel 3 wird die Parallel-A-D-Wandler-Architektur genauer erläutert und vertieft. Verschiedene Konzepte zur Erweiterung der einfachen ParallelArchitektur, wie beispielsweise eine die Auflösung erhöhende Interpolation, werden eingeführt. Anschließend werden die erläuterten Konzepte auf zwei A-DWandler-Testchips umgesetzt. Der erste Wandler ADU V1 ist als zweifach zeitverschachtelter Umsetzer mit Interpolation von 3 auf 6 bit in einer 90 nm CMOSTechnologie ausgeführt. Zusätzlich sind die Pegel der Referenzspannungsleiter mithilfe von kleinen Digital-Analog-Umsetzern (DAU) kalibrierbar. Dies hat den großen Vorteil, dass kein direkter Eingriff in den analogen Pfad des Wandlers erfolgt und somit fast keine negativen Effekte, wie beispielsweise ein Bandbreiteverlust durch die Kalibrierungseingriffe, auftreten. Weiterhin wird ein gegenüber Blasenfehlern nicht empfindlicher Thermometer-zu-Binär-Kodierer eingebaut, welcher auf einer direkten Multiplexerstruktur basiert. Aufgrund der hohen Wandlungsraten in den Sub-ADUs in ADU V1 kommt es zu einer Bandbreitenbegrenzung durch die Sub-ADUs selbst. Die zweite Wandlerversion ADU V2 beruht weitestgehend auf den bereits in ADU V1 vorgestellten und umgesetzten Konzepten und Komponenten. Allerdings wird anstatt einer zweifachen eine vierfache Zeitverschachtelung gewählt, da sich so die harten Geschwindigkeitsanforderungen von 12,5 GS/s pro Kanal auf 6,25 GS/s reduzieren lassen. Weiterhin wird vor den parallelen Komparatoren eine Baumstruktur implementiert, welche aus linearisierten Verstärkern aufgebaut ist. Die Linearisierung erfolgt durch eine Source-Degeneration des differentiellen nFET-Paares einer CML-Grundzelle. Durch die Degenerationswiderstände sind die Verstärker ebenfalls mithilfe von DAUs kalibrierbar. Durch einseitiges Einbringen von Kalibrierungsströmen am differentiellen NMOS-Paar der CML-Verstärker kann der Nulldurchgang verschoben werden. Beidseitiges Einbringen von Strömen führt zu einer Erhöhung der Verstärkung. Die Baumstruktur führt zu einer Reduzierung der Eingangskapazität des Gesamtwandlers. Auch rein digitale Schaltungsteile, wie die zur Synchronisierung mit dem Messsystem benötigten Pseudozufallszahlengeneratoren, werden vorgestellt. Für ADU V1 ist eine direkte PRBS-Struktur ausreichend, während für ADU V2 aus Taktungs- und Synchronisierungsgründen eine modifizierte Halbraten-PRBSStruktur bevorzugt wird. Nach Behandlung der Schaltungskonzepte und Blockschaltbilder folgen bei beiden Wandlern eine kurze Erläuterung zum Maskenentwurf, ein Foto der fertig prozessierten Wandler-Chips und die jeweiligen erzielten Simulationsergebnisse. Die Simulation der extrahierten Maskenentwurfsnetzlisten mit Rauscheffekten zeigt für beide Wandler eine Auflösung von 5 bit bei niedrigen Eingangssignalfrequenzen. Bei Wandler ADU V1 ergibt sich durch Bandbreitenbeschränkungen eine Reduktion auf zum Teil 3,4 bit bei höheren Frequenzen. ADU V2 zeigt bis zur Nyquistfrequenz und darüber hinaus ENOB-Werte über 5 bit. Die Vermessung und die ihr zu Grunde liegende Implementierung einer geeigneten Echtzeit-Messumgebung zeigt Kapitel 4. Aufgrund von sehr hohen Kosten kommerzieller Systeme zur Vermessung von schnellen A-D-Wandlern wird für die Vermessung der in Kapitel 3 vorgestellten Wandler ein am INT entwickeltes Messsystem verwendet. Dieses basiert auf der Nutzung eines Virtex4 FPGAEvaluationsboards ML423 von Xilinx. Das VHDL-Design GIMP und die auf Pseudozufallszahlenfolgen basierende Synchronisierungssroutine werden mit den zugrundeliegenden Mechanismen erläutert. Weiterhin werden die entwickelten Messaufbauten dargestellt und erläutert. Für erste Funktionstests wird eine kleine Taconic-Platine mit Kühlmöglichkeit durch ein Peltierelement entworfen. Dieser Aufbau ermöglicht jedoch nicht die Vermessung der maximal möglichen Wandlerrate der ADUs, da die maximalen Ausgangsdatenraten der Wandler von 12,5 Gbit/s nicht von den Schnittstellen des FPGA-Boards detektiert werden können. Die ADU-Chips werden bei diesem Aufbau durch eine Aussparung in der Platine direkt auf das Peltierelement geklebt und durch Gold-Bonddrähte mit der Platine verbunden. Der zweite Messaufbau basiert auf einem Dünnschicht-Keramik Substrat. Darauf wird ein A-D-Wandler zusammen mit vier zusätzlichen Demultiplexern zur Reduzierung der Ausgangsdatenraten untergebracht. Die Chips sind ebenfalls in Vertiefungen verklebt und über Gold-Bonddrähte mit der Platine verbunden. Die Verbindung der Chips untereinander und mit den analogen Eingangssignalen erfolgt durch gekoppelte Mikrostreifen- und Koplanarleitungen. Die Dünnschichtplatine ist auf einer großen Taconic-Platine befestigt, auf welcher die digitalen Ausgangssignale sternförmig verteilt werden und über SMP-Stecker abgegriffen werden können. Die Kontrolle der Messungen mit dem VHDL-Design und den Messaufbauten erfolgt mit dem Visual-Basic.Net-Programm chIMP. Es bietet diverse Kontrollund Steuerfunktionen - beispielsweise lässt sich die Synchronisierung der Messumgebung mit dem FPGA-Design starten oder ein systematischer Durchkämmungsalgorithmus zur Kalibrierung durchführen. Anschließend werden die mit dem Messsystem erzielten Messergebnisse für die beiden entwickelten A-D-Umsetzer-Testchips und einen weiteren Testchip, welcher diverse Einzelkomponenten umfasst, vorgestellt. Obwohl, vor allem beim ersten A-D-Wandler-Testchip, diverse Probleme durch den komplexen und aufwendigen Aufbau der Wandler und des Messsystems auftreten, lassen sich für Wandler ADU V1 Abtastraten von 24 GS/s und für Wandler ADU V2 18 GS/s nachweisen. Weiterhin kann für ADU V2 mithilfe von diversen einfachen Kalibrierungsdurchläufen eine Auflösung von 4,5 bit für die Einzelkanäle bei niedrigen Abtastraten gezeigt werden. Bei einer Abtastrate von 18 GS/s zeigen die Kanäle noch eine Auflösung von 4,3 bit mit einer Verlustleistung von 2,5 W. Dies führt zu einem Gütefaktor (engl.: Figure of Merit, FOM) von 7,05 pJ pro Wandlungsschritt. Diese Werte lassen sich durch Optimierungen des Messsystems oder der A-D-Wandler selbst weiter optimieren. Kapitel 5 fasst die erzielten Simulations- und Messergebnisse aus Kapitel 3 und 4 zusammen. Die erzielten Ergebnisse werden genauer bewertet und Optimierungsmöglichkeiten, sowohl für die A-D-Umsetzer als auch für die Vermessung bzw. für das Messsystem, werden erläutert. Die Arbeit abschließend erfolgt ein Vergleich der beiden Wandler zum Stand der Technik. Die beiden Wandler können zwar mit dem besten, vom Anwendungsfall her ähnlichen, Wandler in Bezug auf Leistungsverbrauch und ENOB-Werte nicht in jeder Beziehung mithalten, dennoch zeigen die Ergebnisse die Funktionalität und den Nutzen der entwickelten Konzepte. Ähnliche oder bessere Werte können mit den gleichen Strukturen durch einen kleineren Technologieknoten, kleinere Gattergrößen und durch mehr Kalibierungseingriffe erzielt werden.Item Open Access Analoger Multiplexer in Bipolartechnologie für zeitverschachtelte Digital-Analog-Umsetzer(2024) Tannert, Tobias; Berroth, Manfred (Prof. Dr.-Ing.)Um die von Digital-Analog-Umsetzern (DAUs) generierte Signalbandbreite weiter zu steigern, z.B. für die Anwendung in optischen Kommunikationssystemen, ist die Zeitverschachtelung mehrerer DAUs mit einem analogen Multiplexer (AMUX) ein aussichtsreiches Konzept. In dieser Arbeit wird der Entwurf eines analogen 2:1 Multiplexers in einer Silizium-Germanium-Technologie erforscht. Ein Überblick über den Stand der Technik von schnellen DAUs und AMUXen ermöglicht eine Einordnung der Ergebnisse dieser Arbeit. Anschließend wird die Systemtheorie des 2:1 AMUX ausführlich dargelegt, um das Verhalten der Schaltung verstehen zu können und ein Modell des AMUX zu erstellen. Auch Aspekte der digitalen Signalverarbeitung werden berücksichtigt. Der Schaltungsentwurf mit Systemauslegung, Dimensionierung der Bauteile, sowie Layout wird vorgestellt. Dabei wird auch diskutiert, wie bestimmte parasitäre Effekte des Layouts die Schaltung beeinflussen. Die AMUX-Schaltung wird in einem Messaufbau charakterisiert. Im Frequenzbereich wird für den linearen Signalpfad ein flacher Amplitudengang bis 110 GHz gemessen, für den Taktpfad eine 3-dB-Grenzfrequenz von ca. 85 GHz. Im Zeitbereich werden mithilfe digitaler Vorverzerrung der Signale Augendiagramme demonstriert bei Symbolraten bis zu 190 GBd für vierwertige Pulsamplitudenmodulation (PAM-4). Die Charakterisierung mit Eintonsignalen zeigt verschiedene Beiträge von Störsignalen auf, die aufgrund verschiedener Nichtidealitäten des AMUX und des Messaufbaus entstehen, wie Nichtlinearität oder Asymmetrie. Das Modell des AMUX mit Einbeziehung der Signalverarbeitung, Aufbautechnik und Messgeräte stimmt mit den Messergebnissen überein. Aus der Modellierung und messtechnischen Charakterisierung, sowie Schaltungssimulation werden Erkenntnisse gewonnen, aus denen Optimierungsansätze für künftige AMUX-Schaltungen abgeleitet werden. Der AMUX-Entwurf wird auch in einer Halbleitertechnologie mit komplementären Metall-Oxid-Halbleiter-Transistoren (Complementary Metal-Oxide-Semiconductor [CMOS]) implementiert, wo der 2:1 AMUX gemeinsam mit den DAUs in derselben Schaltung integriert ist. Auch in dieser Anwendung zeigen sich die Vorteile des AMUX für Bandbreite und Signalqualität. Die Ergebnisse dieser Arbeit bestätigen, dass zur Erzeugung extrem breitbandiger Signale ein AMUX hervorragend geeignet ist.Item Open Access Auslegung von Detektoren und Ladungsverstärkern für die Erkennung geladener Partikel unter Berücksichtigung des Systemverhaltens(2024) Kelz, Sebastian; Berroth, Manfred (Prof. Dr.-Ing.)Detektoren für kosmischen Staub, die auf der Auswertung influenzierter Ladungen basieren, werden im Weltraum eingesetzt, um in unterschiedlichen Anwendungen die Flugbahn oder die Partikelgeschwindigkeit und die Ladung kosmischer Staubpartikel zu bestimmen. Aufgrund der Strahlung der Sonne weisen die Partikel eine gewisse Ladung auf, die durch die Messung influenzierter Ladungen in den Elektroden des Staubdetektors zerstörungsfrei ausgewertet wird. Die vorliegende Arbeit beschäftigt sich hauptsächlich mit dem optimierten Entwurf der zuvor genannten Detektoren und Ladungsverstärker, sowohl in Bezug auf die Verwendung im Weltraum als auch für die Verwendung in Testaufbauten auf der Erde. Zusätzlich wird das Ziel verfolgt, den Geschwindigkeitsbereich, in dem Staubpartikel erkannt werden können, im Bereich niedriger Geschwindigkeiten und im Bereich hoher Geschwindigkeiten zu erweitern. Es wird ein Simulationsmodell vorgestellt, das sowohl ein vereinfachtes Modell des Detektors als auch ein vereinfachtes Modell des Verstärkers beinhaltet. Für das System zur Schätzung der Partikelparameter wird vereinfacht ein ideales System betrachtet. Durch die Auswertung des Systemmodells werden neue Einsichten in die Abhängigkeiten zwischen dem Aussehen der Elektrode, dem Ausgangssignal des Detektors und dem Rauschen des Detektors und des Verstärkers ermöglicht. Es wird gezeigt, dass die Länge der Elektrode nur einen geringen Einfluss auf die Empfindlichkeit des Detektors hat, eine kurze Elektrodenlänge jedoch eine Reduzierung der Leistungsaufnahme bei ähnlicher Empfindlichkeit ermöglicht. Ein größerer Abstand zwischen der Abschirmung und der Elektrode erhöht die Empfindlichkeit in Bezug auf die Detektion, erhöht aber auch die Varianz der geschätzten Geschwindigkeit. Insgesamt wird der Geschwindigkeitsbereich zwischen 15 m/s und 300 km/s betrachtet. Um die Detektion langsamer Partikel zu ermöglichen, wird ein differenzieller Ladungsverstärker vorgestellt. Zur Verbesserung des Verständnisses des differenziellen Ladungsverstärkers erfolgt ein theoretischer Vergleich mit dem massebezogenen Ladungsverstärker. Das Rauschen aufgrund dielektrischer Verluste und begrenzter Isolationswiderstände bei niedrigen Frequenzen wird durch die Wahl spezifischer verlustarmer Materialien reduziert. Die Erkennung schneller Partikel wird durch den Entwurf eines Ladungsverstärkers mit einer oberen Grenzfrequenz von 50 MHz ermöglicht. Mit dem differenziellen Ladungsverstärker wird eine äquivalente Rauschladung von 55 Elementarladungen im Frequenzbereich von 40 Hz bis 300 kHz für eine massebezogene Kapazität von 2,2 pF erreicht.Item Open Access Design of active and passive photonic components for an optical transmitter in silicon-on-insulator technology(2022) Félix Rosa, María; Berroth, Manfred (Prof. Dr.-Ing.)This work presents research on active and passive nanooptical structures on silicon-on insulator technology for high speed data communication. The utilized technology is cost efficient and complementary metal-oxide-semiconductor (CMOS) compatible allowing the integration of optical and electrical circuits on the same die. The work consists of two parts presenting the two main structures that are investigated: the two-dimensional grating coupler and the optical modulator. The first chapter introduces the motivation and the goal of the work. The second chapter describes the design and simulation of two-dimensional grating couplers. This is a passive structure used to couple light from the optical fiber into the optical waveguides embedded on a die. Two-dimensional grating couplers with an orthogonal and a focusing grid are investigated. The geometrical parameters of the structure are optimized to achieve high coupling efficiencies and enable the splitting of the two orthogonal polarizations of the input light, i.e. the transversal electric (TE) from the transversal magnetic (TM) polarization, into the two outputs of the coupler. This allows the transmission of one information channel at each polarization increasing the data rate. For periodic orthogonal two-dimensional grating couplers a simulated coupling efficiency of −1.9 dB and −2.1 dB are achieved for TE and TM polarizations, respectively. The coupling efficiency is enhanced by the use of an aperiodic grating achieving a simulated coupling efficiency of −1.7 dB for TE and −1.9 dB for TM polarization at the telecommunication wavelength of 1550 nm. In addition, two-dimensional focusing grating couplers are designed in order to reduce the area of the coupling structure. The spatial dimension of the grating and the taper, used to guide the optical signal from the grating coupler to a single mode waveguide, are optimized maximizing the coupling efficiency. Customized tapers are developed for each focusing grating design. The design and simulation of different focusing grating couplers and tapers are presented achieving a total coupling efficiency of −3.1 dB and a 1 dB-bandwidth of 40 nm with a grating coupler with a side width of less than 13 µm and a customized taper of 26.2 µm. Using an adiabatic taper with a length of 100 µm, the coupling efficiency is −2.4 dB, which is a promising result for a comparably structure which includes the tapered waveguide. At the end of the chapter the measurement results of a fabricated two-dimensional focusing grating coupler with customized taper is presented. A prototypical structure is fabricated at Institut für Mikroelektronik Stuttgart (IMS CHIPS) for design validation, which can be optimized in future adding a backside metal mirror to avoid light losses into the substrate increasing the coupling efficiency. The third chapter concentrates on the modulation of light by applying an electrical signal by means of the designed active optical structure. Key parameters for the design of these structures as the geometrical dimensions, the doping profile and the electrical properties are described in detail as well as the impact on the performance of the modulator if these parameters are modified. Different designs of modulators together with various optical and electrical test structures are fabricated with the novel technology of IMS CHIPS. The first fabricated optical modulator using this technology is successfully measured. This is a Mach-Zehnder modulator which exhibits a measured modulation efficiency of 3.1 Vcm at 2 V reverse bias voltage. The total insertion loss on-chip is 4.2 dB for the operating point with the maximum absorption of light. Transmission lines with a 3 dB electrical bandwidth higher than 50 GHz are designed and measured to be used as traveling wave electrode of the modulator. The influence of the phase shifter of the modulator below the transmission lines is analyzed and an equivalent circuit model is developed. The electrical coplanar lines of the modulator are measured showing a 3 dB electrical bandwidth of 27 GHz and a 6 dB electrical bandwidth of 30 GHz at 2 V reverse bias voltage, which theoretically corresponds with the 3 dB electro-optical bandwidth of the modulator. Additionally, modulators and test structures are designed and fabricated in a different technology with a 220 nm silicon-on-insulator substrate at the Leibniz Institute for High Performance Microelectronics (IHP). Optical and electrical measurements of the most relevant designs are presented. A modulation efficiency of 0.25 Vcm at 2 V bias voltage is demonstrated for a push-pull modulator with a 6 dB electrical bandwidth of the traveling wave electrode of 10 GHz. Finally, the most important results are outlined as conclusion and an outlook for further investigations based on the research of this work is given at the end of the thesis.Item Open Access Design of radio frequency power amplifiers for cellular phones and base stations in modern mobile communication systems(2009) Wu, Lei; Berroth, Manfred (Prof. Dr.-Ing.)The mobile radio communication has begun with Guglielmo Marconi's and Alexander Popov's experiments with ship-to-shore communication in the 1890's. Land mobile radio telephone systems have been used since the Detroit City Police Department installed the first wireless communication system in 1921. Since that time, radio systems have become more and more important for both voice and data communication. The modern mobile communication systems are mainly designed in high frequency ranges due to the larger available bandwidth at these frequencies. Today, the mostly used mobile communication systems in the United States are cellular telephone systems operating at 800 - 900 MHz and personal communication systems (PCS) at 1800 - 2000 MHz. In Europe, these include the Global System for Mobile Communication (GSM) and Universal Mobile Telecommunications System (UMTS). China now has GSM/GPRS and Code Division Multiple Access (CDMA) networks. For the third generation services, China has been planning a 3G standard called Time Division Synchronous CDMA (TD-SCDMA) since 1999, which is planned to operate at 2010 MHz - 2025 MHz. In this work, attentions are paid on the uplink and downlink applications in the GSM and the UMTS systems adopted in Europe. No matter which system is discussed, a wireless communication link usually includes a transmitter, a receiver, and a channel. The functions of the quantization, of the coding and of the decoding are only performed in digital systems. Most links are fully duplex and include a transmitter and a receiver or a transceiver at each end of the link. Obviously, to send or receive large enough signals, power amplifiers and their driving amplifiers are necessary on both sides of the link. A radio frequency power amplifier is a circuit for converting directional current input power into a significant amount of RF output power. One of the principal differences between a small-signal amplifier design and a power amplifier design is that the main purpose of the latter is the maximum output power, not the maximum gain. However, a power amplifier cannot simply be regarded as a small-signal amplifier driven into the saturation. There is a great variety of different power amplifiers, while most of them employ techniques beyond simple linear amplification. In other words, RF power can be generated by a wide variety of techniques using a wide variety of devices. In this work, the fundamental theories used for the design of RF power amplifiers are systematically introduced. Using these theories, power amplifier circuits are designed both for the base stations and for the cellular phones adopted in the modern mobile communication systems in Europe.Item Open Access Digital-Analog-Umsetzer in komplementärer Metall-Oxid-Halbleiter-Technologie(2024) Widmann, Daniel; Berroth, Manfred (Prof. Dr.-Ing.)Das stetige Anwachsen des globalen Datenverkehrs treibt optische Datenübertragungssysteme zu immer höheren Datenraten pro Träger-Wellenlänge. Digital-Analog-Umsetzer (DAU) in Sendesystemen sind kritische Komponenten bei der Realisierung derartiger Systeme und erfordern Umsetzungsraten im Bereich von 100 GS/s und darüber hinaus. Zur Integration mit digitalen Signalprozessoren spielen DAU in komplementärer Metall-Oxid-Halbleiter-Technologie (engl.: complementary metal-oxide-semiconductor, CMOS) eine zentrale Rolle. Analoge Zeitverschachtelung mehrerer DAU-Ausgänge mithilfe eines getakteten analogen Multiplexers (AMUX) ist ein Konzept, um die Umsetzungsraten zu erhöhen. Im Gegensatz zur einfachen Überlagerung von DAU-Ausgangssignalen erhöht die inhärent nichtlineare Operation die Bandbreite durch Verschiebung der prinzipbedingten Dämpfung. Daher bietet der Einsatz eines AMUXs eine universelle Lösung, die Umsetzungsraten und Bandbreiten von CMOS-DAUn zu erhöhen, und eröffnet neben der Weiterentwicklung der Technologie einen zweiten, konzeptuellen Weg hierfür. AMUX wurden bereits in hybriden Systemen, beispielsweise aus CMOS-DAUn und AMUX in Silizium-Germanium-Bipolartechnologie, eingesetzt. Allerdings wurde noch keine vollumfängliche CMOS-Integration eines solchen Systems bei vergleichbaren Umsetzungsraten, wie sie hier erreicht werden, demonstriert. In dieser Arbeit werden unter Verwendung unterschiedlicher Schaltungstopologien zwei Sub-DAU mit einer nominalen Auflösung von 8 bit zusammen mit einem AMUX auf einem Chip präsentiert. Dabei liegt der Fokus darauf, möglichst hohe Umsetzungs- und Datenraten zu erreichen. Die Leistungsaufnahme spielt eine untergeordnete Rolle. Die Schaltung ist in einer 28-nm-CMOS-Technologie (fully-depleted silicon-on-insulator) realisiert und ein zusätzlicher 256 KiS großer Speicher vervollständigt das System zu einem vollwertigen, universellen Arbiträrsignalgenerator. Breitbandige, pulsamplitudenmodulierte (PAM) Signale bis zur Nyquist-Frequenz werden bis 108 GS/s (PAM-2) und Datenraten werden bis 240 Gbit/s (PAM-8) demonstriert. Darüber hinaus kann das System für Anwendungen mit Überabtastung schmalbandigerer Signale und eventueller Pulsformung bis 118 GS/s eingesetzt werden. Entwurfsbedingt weist der DAU ein deterministisches, lineares, periodisch zeitvariantes Verhalten auf, was zu Verzerrungen führt. Um diese zu kompensieren bzw. zu reduzieren, wird ein universelles Verfahren zur Systemidentifikation und Vorverzerrung entwickelt. Damit können deutliche Verbesserungen für pulsamplitudenmodulierte Signale wie auch für Eintonsignale erzielt werden. Zusammenfassend wird in dieser Arbeit ein System aus zwei Sub-DAUn und einem AMUX zur Zeitverschachtelung auf analoger Ebene in CMOS-Technologie entwickelt, das Umsetzungsraten deutlich über 100 GS/s erreicht.Item Open Access Digitaler elektronischer Entzerrer für die optische Datenübertragung mit bis zu 43 Gbit/s(2012) Veigel, Thomas; Berroth, Manfred (Prof. Dr.-Ing.)Der Bandbreitenbedarf heutiger Kommunikationssysteme steigt immer weiter an, da Anwendungen wie z.B. schnelles Internet, Fernsehen über das Internet und hochauflösende Bildqualität vom Endverbraucher immer stärker nachgefragt werden. Daher ist ein gut ausgebautes Kernnetz der Telekommunikationsanbieter erforderlich, welches in der Regel auf Glasfaserleitungen basiert. Es müssen Konzepte entwickelt werden, die es ermöglichen, unter Weiterverwendung der vorhandenen Kabelnetzinfrastruktur die Datenrate signifikant zu erhöhen. Wirtschaftliche Aspekte spielen hierbei eine große Rolle, damit sich die neuen Breitbanddienste erfolgreich am Markt etablieren. Die Telekommunikationsanbieter sind daher dabei ihr Kernnetz von 10 Gbit/s auf 40 Gbit/s umzustellen. Bei bereits verlegten Glasfaserleitungen treten bei diesen Datenraten Polarisationsmodendispersion und chromatische Dispersion auf. Zur Korrektur dieser Effekte wird ein elektronischer Entzerrer, der sich adaptiv an den Kanal anpasst, vorgeschlagen. Der elektronische Entzerrer wird in einer 90 nm CMOS-Technologie entworfen, da CMOS-Technologien aus wirtschaftlichen Gründen bei Massenproduktion und beim Energieverbrauch Bipolartechnologien überlegen sind. Die statische CMOS-Logik zeichnet sich gegenüber Pseudo-NMOS und CML durch einen besonders niedrigen Energieverbrauch aus. Als Entzerrerkonzept wird das trellisbasierte MLSE-Verfahren mit dem Spezialfall des Viterbi-Algorithmus gewählt. Die Implementierung erfolgt nach einem Blockdekodierverfahren, bei dem sowohl Pipelining und Parallelisierung eingesetzt werden. Da für die kombinatorische Logik eine Taktfrequenz von über 1 GHz angestrebt wird, ist eine 32-fache Parallelisierung notwendig. Die Verarbeitung erfolgt in vier parallel geschalteten systolischen Blockdekodern. Die Umsetzung des Viterbi-Algorithmus erfolgt mit speziellen Recheneinheiten. Das charakteristische Trellisdiagramm lässt sich mit Hilfe sogenannter Addier-Vergleichs-Auswahleinheiten realisieren, die wiederum aus Addierern, Subtrahierern und Multiplexern aufgebaut sind. Die Bestimmung der Zweigmetriken erfolgt Hilfe einer im Betrieb aktualisierbaren Wertetabelle. Die Rückverfolgung des kürzesten Pfades geschieht mittels Multiplexern und Flipflops. Über Minimumauswahlschaltungen werden die vier systolischen Blockdekoder miteinander verknüpft. Um die Ein- und Ausgangsschnittstelle schlank zu halten, werden Demultiplexer und Multiplexer eingesetzt. Der Viterbi-Entzerrer wird anhand eines Bottom-up-Entwurfs aufgebaut. Es werden zunächst CMOS-Grundgatter entworfen, die um den Faktor 2 schneller sind als die Standardzellen des Halbleiterherstellers. Aufgrund dieses Geschwindigkeitsvorteils reduziert sich die Chipfläche, was sich in niedrigeren Maskenkosten niederschlägt. Der Zeitaufwand für einen Full-Custom-Entwurf ist damit begründet. Die schnellen Ein- und Ausgangsschnittstellenschaltungen werden in CML-Logik erstellt, da hierfür die statische CMOS-Logik zu langsam ist. Daher sind Pegelkonversionsschaltungen notwendig. Aus den Grundgattern werden komplexere Logikbausteine wie z.B. Volladdierer, Speicherzellen und Flipflops erstellt. Diese Komponenten werden auf Transistorebene simuliert, um die Verzögerungszeit zu ermitteln. Verschiedene Addiererarchitekturen werden verglichen, um herauszufinden welche sich für Additionen mit Wortbreiten von 8 bit besonders eigenen. Als besonders aussichtsreich stellt sich in diesem speziellen Anwendungsfall ein Paralleladdierer mit sukzessiver Übertragskorrektur heraus, da dieser hinsichtlich Verzögerungszeit, Flächenaufwand und Stromverbrauch optimal ist. Für die Umsetzung der Wertetabelle als Teil einer Zweigmetrikrecheneinheit werden statische Speicherzellen gegenüber dynamischen Speicherkonzepten bevorzugt. Zur Korrektur der zeitvarianten Dispersionseffekte ist eine Statistikschnittstelle vorgesehen, über die eingehende verzerrte Symbole und die dazugehörigen entzerrten Bits ausgegeben werden. Mittels einer Histogrammmethode lassen sich über eine Kostenfunktion neue Zweigmetriken bestimmen. Die Berechnung der neuen Metriken erfolgt jedoch mit Hilfe einer externen Schaltung. Die neuen Metriken können im laufenden Betrieb aktualisiert werden. Der in dieser Arbeit vorgestellte Viterbi-Entzerrer wird einer 90 nm CMOS-Technologie prozessiert und erfolgreich bei Datenraten von bis zu 32 Gbit/s vermessen. Dies ist ungefähr dreimal so schnell wie kommerziell verfügbare Produkte. Eine Messung bei höheren Datenraten ist aufgrund der Limitierung des Messsystems nicht möglich. Die Leistungsaufnahme beträgt bei einer Datenrate von 32 Gbit/s 2,39 W. Die aufgewendete Energie für die Verarbeitung von einem Bit beträgt 75 pJ/bit. Dies ist eine Verbesserung um den Faktor 2,5 bis 4,6 bisheriger Veröffentlichungen. Setzt man die Chipfläche in Relation zum Durchsatz, erhält man einen Wert von 0,178 mm²/Gbit/s, was einer Verbesserung um etwa Faktor 5 entspricht.Item Open Access Drahtloses Kommunikationssystem für biegsame Sensor-Folien(2019) Briem, Jochen; Berroth, Manfred (Prof. Dr.-Ing.)Item Open Access Efficient coupling between optical fibers and photonic integrated circuits(2014) Sfar Zaoui, Wissem; Berroth, Manfred (Prof. Dr.-Ing.)The progress that photonic integration is undergoing may be compared to that of electronic integration nearly half a century ago. Its development will not only enable the transmission of huge amounts of information – particularly in optical data communication – but will also pave the way for large scale fabrication, the minimization of assembly processes, and the reduction in energy consumption. The benefits of photonic integration can even be increased by harnessing the salient properties of the silicon-on-insulator platform. In fact, silicon photonics can leverage the existing complementary metal-oxide-semiconductor infrastructure, and hence can offer a low-cost solution for the more and more complex sender and receiver architectures. Another advantage of the silicon-on-insulator platform is the possibility for high-density integration owing to the offered large index contrast between silicon and silicon dioxide. This property certainly enables the realization of compact circuitries with numerous functionalities on very small areas; however, it also creates a barrier to the connection with available optical fibers. While the integrated waveguide structures on the chip have cross sections in the order of 0.1 µm², external optical fiber cores possess dimensions of more than 50 µm². This large mismatch can lead to extreme insertion losses, and hence the advantage of miniaturization turns into a problem of coupling with the existent conventional fibers. At first view, the issue highlighted may be seen as trivial since several standard coupling techniques, such as tapered fibers or lensing systems, are available. Nevertheless, the stringent requirements for high efficiency, compact dimensions, and more flexible coupling in industrial applications indicate that better performing configurations have to be implemented. For this purpose, a variety of approaches starting from three-dimensional tapers to photonic crystals and plasmonic structures have been proposed. Each of these techniques, however, offers more cons than pros, and thus none of them have yet made the leap into practical application. Within the scope of this thesis, two different coupling approaches are investigated. The first method deals with metamaterials, which allow for the realization of effects not seen in nature. The second method is based on more application-oriented structures, known as Bragg gratings. The common purpose of both topics is the concrete realization of highly efficient couplers that alleviate the size difference between conventional optical fibers and integrated single-mode silicon waveguides. As a benchmark, the coupling efficiency has to exceed the value of –1 dB, whereas the 1 dB bandwidth has to be larger than 35 nm in order to cover the whole C-band. The investigation of focusing metamaterial structures is done first at millimeter wavelengths owing to the fabrication and characterization convenience. The main target of this approach is to create a negatively refracting material that can focus an input beam into a much smaller spot size at a short distance. Furthermore, the negative index metamaterial has to exhibit low reflection and absorption losses, and hence high transmissivity in a large frequency range. Thereafter, the dimensions of the focusing metamaterial lens are scaled down in order to analyze their applicability at telecommunication wavelengths. The metamaterial functional layer is designed based on the dielectric-metallic fishnet structure and fabricated using conventional etching techniques. The designed metamaterial stack exhibits a high transmissivity of nearly –0.5 dB with a negative refractive index of –1 at the operating frequency 38.5 GHz and a 1 dB bandwidth of 0.8 GHz. The measurement results are shown to be in good agreement with the theoretical calculations. Thereafter, in order to achieve a focusing metamaterial lens, the shape of the stack is modified to form a plano-concave configuration. This structure shows good focusing ability with a reduction of the launched beam waist by a factor of 2.2 at a distance of only 6 λ0. In comparison, a fabricated aspheric dielectric lens exhibits twice the beam waist at a distance of more than 12 λ0. The negative index lens, therefore, is a good candidate to replace conventional lenses at radio frequencies owing to its better focusing performance and more compact dimensions. Indeed, scaling the dimensions of the lens down to infrared wavelengths theoretically shows a similar behavior with a beam width reduction by a factor of 3.8 at a distance of 8.7 λ0, which is advantageous for nanocoupling between optical fibers and integrated waveguides. However, the considerable metal losses decrease the total efficiency to lower than –2 dB. Hence, the target efficiency cannot be achieved, and alternative solutions have to be used in the future in order to compensate for these absorption losses at optical frequencies. The second coupling method investigated in this thesis relies on Bragg diffraction gratings. In comparison to the first method, these structures have the advantage of being directly integrated with the waveguides on the chip, and thus they can be realized more cost-effectively. Moreover, this procedure allows out-of-plane coupling and wafer-scale testing without the need for edge cleaving and polishing. These advantages make grating couplers good candidates to compete with the in-plane coupling spot size converters, which require a much larger footprint, provided that the efficiency is enhanced to the same order of magnitude. As the coupling efficiency of standard diffraction gratings is relatively low, the loss sources have to be analyzed, and possible improvement methods have to be implemented. In fact, there are two main factors that limit the performance of grating couplers: directionality and modal overlap with the fiber profile. In this work, the first issue is tackled using a metal mirror at an adequate distance underneath the grating; the second factor, meanwhile, is rigorously optimized by reshaping the diffracted field profile based on a home-made algorithm. The theoretical results show efficiencies better than –0.3 dB with a 1 dB bandwidth larger than 40 nm. The designed grating couplers, including the metal mirrors, are fabricated cost-effectively using a complementary metal-oxide-semiconductor compatible technological process at IMS CHIPS. Placed at different positions on the wafer, around 75% of the fabricated structures exhibit a better coupling efficiency than –0.75 dB. The highest value reaches –0.62 dB at 1531 nm, which is, to the best of knowledge, the highest measured efficiency on a grating coupler reported so far. Furthermore, the achieved 1 dB bandwidth amounts to 40 nm and exceeds the predefined target value. This work, therefore, can be seen as a milestone in the field of silicon photonics and a bridging gap between optical fibers and photonic integrated circuits.Item Open Access Effiziente Leistungsverstärkerarchitekturen für Mobilfunkbasisstationen(2009) Dettmann, Ingo; Berroth, Manfred (Prof. Dr.-Ing.)Heutige Kommunikationsstandards erfordern Modulationsverfahren, welche die Information sowohl in der Phase als auch in der Amplitude des Trägers modulieren. Die daraus resultierenden Signale weisen hohe Amplitudenschwankungen auf. Die dafür notwendigen linearen Leistungsverstärker zeigen jedoch geringe Effizienzen. In der vorliegenden Arbeit werden zunächst die Anforderungen an Leistungsverstärker diskutiert und der Einfluss der Modulations- und Zugriffsverfahren untersucht. Anschließend werden die Anforderungen an den Transistor definiert und die Anforderungen an die Technologie formuliert. Es folgt eine Untersuchung der Betriebsarten von Verstärkern, welche die Grundlage für effizienzsteigernde Verstärkerarchitekturen bilden. Lineare Verstärker wie Klasse-A-, -AB- und -B-Verstärker zeigen eine hohe Linearität, die Effizienz fällt aber unterhalb der maximalen Ausgangsleistung schnell ab. Schaltverstärker wie Klasse-D- und -E-Verstärker sind zwar sehr effizient, können aber keine amplitudenmodulierten Signale verstärken. Es werden vier Methoden diskutiert, um die Effizienz unterhalb der maximalen Ausgangsleistung zu erhöhen: Der Doherty-Verstärker, der Chireix-Verstärker, die Versorgungsspannungsmodulation und der Bandpass-Klasse-S-Verstärker. Der Doherty-Verstärker bietet eine einfache Möglichkeit, die Effizienz auch unterhalb der maximalen Ausgangsleistung zu erhöhen. Das Prinzip beruht auf der Variation der Lastimpedanzen. Zwei Verstärker - ein Hauptverstärker und ein Spitzenverstärker - treiben dabei den gleichen Lastwiderstand. Der Spitzenverstärker wird nur bei hohen Ausgangsleistungen eingeschaltet und verändert das Kompressionsverhalten des Hauptverstärkers. Beim entworfenen Doherty-Verstärker erhöht sich die Effizienz 7 dB unterhalb der maximalen Ausgangsleistung von 15 % auf etwas über 27 %. Die maximale Ausgangsleistung reduziert sich allerdings von 85 W auf 56 W. Durch eine adaptive Arbeitspunktregelung des Spitzenverstärkers kann die Ausgangsleistung wieder auf 85 W erhöht werden. Die Effizienz steigt dabei nochmals um 5 % auf 32 %. Der Chireix-Verstärker basiert auf dem Prinzip der linearen Verstärkung durch nichtlineare Komponenten. Das zu verstärkende amplituden- und phasenmodulierte Signal wird durch einen Phasenmodulator in zwei gegenphasige Signale mit konstanter Amplitude aufgeteilt. Diese beiden Signale werden über hocheffiziente Verstärker verstärkt. Das ursprüngliche Signal wird durch Summation der beiden Signale wieder demoduliert. Eine Effizienzsteigerung erfolgt unter Verwendung von nichtisolierenden Summierern. Die Effizienzsteigerung beruht dabei auf der Variation der Lastgeraden. Der aufgebaute Chireix-Verstärker basiert auf dem GaAs-Transistor MRFG35010 von Freescale. Die Einzelverstärker werden im Klasse-B-Betrieb betrieben und haben eine maximale Ausgangsleistung von 5 W bei einer Frequenz von 2 GHz. Die Gesamtleistung ergibt sich damit zu 10 W. Die Effizienz beträgt maximal 52 %. Die Effizienz beim Chireix-Verstärker erhöht sich 7 dB unter der maximalen Ausgangsleistung von 25 % auf 32 % und bei 5 dB unter der maximalen Ausgangsleistung von 33 % auf 44 %. Die Versorgungsspannungsmodulation variiert die Drain- bzw. Kollektorspannung eines Verstärkers in Abhängigkeit der Aussteuerung des Transistors. Es ist das einzige untersuchte Verstärkerkonzept, welches mit allen Verstärkerklassen funktioniert. Es ist auch das einzige Konzept, welches die Bandbreite des HF-Verstärkers nicht einschränkt, solange der erforderliche Spannungsmodulator der Einhüllenden des HF-Signals folgen kann. Die Effizienz berechnet sich aus der Verkettung der Effizienzen des HF-Verstärkers und des Spannungsmodulators. Ein Verstärker auf Basis des GaAs-Transistors MRFG350101 wurde aufgebaut, dessen Versorgungsspannung über einen Klasse-AD-Verstärker geregelt wird. Die maximale Ausgangsleistung des Verstärkers beträgt 6.3 W bei einer Effizienz von 67 %. Die Versorgungsspannung wird im Bereich von 6 V - 12 V geregelt. Die Effizienz 7 dB unter der maximalen Ausgangsleistung steigt dabei von 30 % auf 44 %. Die Bandbreite des Modulators ist dabei größer als 3 MHz. Bandpass-Klasse-S-Verstärker verwenden Schaltverstärker, um ein analoges Signal hocheffizient zu verstärken. Das analoge Eingangssignal wird über einen Modulator in eine binäre Pulsfolge gewandelt, welche über einen Schaltverstärker effizient verstärkt wird. Anschließend wird das verstärkte Signal wieder demoduliert. Bandpass-Delta-Sigma-Modulatoren (BPDSM) stellen ein vielversprechendes Modulationsverfahren dar. Als Schaltverstärker können sowohl Klasse-D- Verstärker verwendet werden. Erstmals werden in dieser Arbeit analytische Untersuchungen zur Effizienz von sowohl nichtinvertierten als auch invertierten Klasse-D-Verstärkern bei Ansteuerung mit BPDSM-Signalen durchgeführt. Dies erlaubt eine Abschätzung der Effizienz von Bandpass-Klasse-S-Verstärkern unter Verwendung von Klasse-D-Verstärkern.Item Open Access Electronic components for optical data communication up to 50 Gbit/s(2013) Ferenci, Damir; Berroth, Manfred (Prof. Dr.-Ing.)There will be three devices with Internet capability for each person on the planet by 2016. Compared to 2011, this is an increase by a factor of three. To satisfy the increasing demand for bandwidth in the future, the data transmission rates in the present mobile, local, metropolitan and wide area networks must be increased. In order to increase the data rate in the installed 10 Gbit/s fiber optical networks, the fiber dispersion must be compensated by an electronic equaliser, such as a Viterbi equaliser. This equaliser requires an ADC with a nominal resolution of 3 bit and a sampling rate of 40 GS/s. In this work, a prototype of this ADC is designed in a 65 nm low power CMOS technology. The architecture of the ADC is a fourfold time-interleaved flash ADC, therefore each channel operates at a quarter of the sampling rate of the complete ADC. Four sample and hold circuits are parallel connected to realise the time-interleaving and the appropriate clock signals are generated by a four-phase clock divider. A differential real-time interface provides the digital output data of each sub-ADC, which results in an interface with 4x3x10 Gbit/s. An FPGA-based measurement system is developed in order to facilitate the characterization of the ADC. A Virtex4 FPGA-board is used, which provides up to 20 high-speed interfaces with a data rate of 6.5 Gbit/s each. This enabled a characterisation of the ADC up to a sampling rate of about 26 GS/s. The feasibility of a hybrid ADC is investigated with the intention of achieving very high sampling rates. The idea is to combine an analogue demultiplexer in indium phosphide technology with two CMOS ADCs to achieve twice the sampling rate of a single ADC and a larger bandwidth, while retaining the effective resolution of the single ADCs. In order to keep the costs of an optical receiver with a hybrid ADC low, it is also investigated whether integration of the demultiplexer and a transimpedance amplifier is feasible. Therefore, a suitable TIA chip is developed for this purpose.Item Open Access Faltungs- und Interpolations-Analog/Digitalumsetzer mit verteiltem Quantisierer(2016) Buck, Matthias; Berroth, Manfred (Prof. Dr.-Ing.)Die Verfügbarkeit kommerzieller Analog/Digital-Umsetzer (A/D-Umsetzer), die für Radaranwendungen geeignet sind, ist eingeschränkt, da Radaranwendungen nationalstaatliche Interessen betreffen. Eine Möglichkeit, diese Einschränkung zu umgehen, liegt in der Entwicklung eines eigenen A/D-Umsetzers. Diese Arbeit präsentiert die Entwicklung und Charakterisierung eines A/D-Umsetzers laut einer vorgegebenen Spezifikation. Nachdem in Kapitel 1 die grundlegenden Eigenschaften eines A/D-Umsetzers erklärt wurden, wird das Prinzip der Faltung und Interpolation (F/I) eingeführt. Danach wird die Spezifikation anhand eines Vergleichs mit veröffentlichten F/I-A/D-Umsetzern diskutiert. Der Vergleich dient als Grundlage für Entscheidungen, die hinsichtlich der Architektur getroffen werden müssen. Kapitel 2 konzentriert sich auf die Systemebene. Es beschäftigt sich mit Zusammenhängen zwischen erreichbarer Linearität und Auflösung des A/D-Umsetzers einerseits und Schaltungstopologien, deren Dimensionierung und physikalischen Effekten andererseits. Das Hauptkapitel besteht aus der eingehenden Untersuchung des implementierten A/D-Umsetzers. Hierzu wird jeder analoge Block auf Schaltplanebene erklärt. Alternative Schaltungstopologien werden diskutiert, sodass getroffene Entscheidungen nachvollzogen werden können. Wegen der Eigenart des Quantisierungsprozesses wird ein spezieller Auswertungsalgorithmus entwickelt, der die Anforderungen an die Schnittstelle zwischen Analog- und Digitalteil relaxiert. Die logischen Funktionen des Algorithmus werden auf Schaltplanebene transferiert, um den Digitalteil zu erhalten. Chip-interne Maßnahmen zur einfacheren Charakterisierung des A/D-Umsetzers werden erklärt, gefolgt von der Beschreibung der Platine zur Auswertung und dem Messaufbau. Der erste Teil des Kapitels 5 beschreibt die Simulationsbedingungen und untersucht per Simulation Störeinflüsse, die Auswirkungen auf die Kenndaten des A/D-Umsetzers haben. Der zweite Teil besteht aus diversen Messreihen. Abschließend werden Simulations- und Messergebnisse verglichen, gefolgt von einem Vergleich der erzielten Ergebnisse mit dem Stand der Technik. Eine abschließende Zusammenfassung hebt die hervorragenden Ergebnisse dieser Arbeit noch einmal hervor.Item Open Access Frequency-agile bandpass delta-sigma modulator for microwave transmitters(2019) Schmidt, Martin; Berroth, Manfred (Prof. Dr.-Ing.)A large part of the power consumption for mobile communications can be allotted to power amplifiers. Class-S power amplifiers promise a very high power efficiency, especially for modern communication standards. An important part of the Class-S power amplifier is the modulator that converts the input signal into a binary pulse sequence. A switching-mode power amplifier can amplify this sequence efficiently. This work covers the implementation of such a modulator as a bandpass delta-sigma modulator. The goal is an output signal which fulfills the requirements of the mobile communication standard UMTS (Universal Mobile Telecommunications System) in a frequency range which is as large as possible. The thesis starts with the basics of mobile communications, with power amplifiers and with the requirements for the transmit signals for UMTS. Based on a discrete-time lowpass delta-sigma modulator, a continuous-time bandpass delta-sigma modulator is derived. Due to project constraints a bipolar technology is selected for the implementation. Current-mode logic is used for amplifiers and latches in the digital part. Different circuits for a transconductance amplifier are derived and evaluated. A novel, switchable capacitance is presented. With the switchable capacitance a large frequency range of the modulator becomes possible. Two modulators are designed. The first modulator is not tunable and fulfills the UMTS requirements for the downlink channel from the base station to the user equipment at a signal frequency of 2.2 GHz. The second modulator uses the switchable capacitance and covers a frequency range between 1.55 GHz and 2.45 GHz. It fulfills the UMTS requirements within the frequency range between 1.8 GHz and 2.45 GHz.Item Open Access Fully integrated high quality factor GmC bandpass filter stage with highly linear operational transconductance amplifier(2017) Briem, Jochen; Mader, Marco; Reiter, Daniel; Amirpour, Raul; Grözing, Markus; Berroth, ManfredThis paper presents an electrical, fully integrated, high quality (Q) factor GmC bandpass filter (BPF) stage for a wireless 27 MHz direct conversion receiver for a bendable sensor system-in-foil (Briem, 2016). The core of 10 the BPF with a Q factor of more than 200 is an operational transconductance amplifier (OTA) with a high linearity at an input range of up to 300 mVpp,diff. The OTA’s signal-to-noise-and-distortion-ratio (SNDR) of more than 80 dB in the mentioned range is achieved by stabilizing its transconductance Gm with a respective feedback loop and a source degeneration resistance RDG. The filter stage can be tuned and is tolerant to global and local process variations due to offset and common-mode 15 feedback (CMFB) control circuits. The results are determined by periodic steady state (PSS) simulations at more than 200 global and local process variation parameter and temperature points and corner simulations. It is expected, that the parasitic elements of the layout have no significant influence on the filter behaviour. The current consumption of the whole filter stage is less than 600 μA.Item Open Access Germanium pin photodiodes on silicon and photonic integrated circuits : components for high-speed optical data communications(2011) Klinger, Sandra; Berroth, Manfred (Prof. Dr.-Ing.)Data communications based on optical fibres is already well established in our modern long distance communication networks. Due to the high data rates that can be achieved with optical data communications, light is nowadays omnipresent, even at smallest dimensions: high-speed optical communications is not only relied on regarding the communication between chips, but also between components on the chip. Most of the signal processing, however, and especially data storage is still realised in the electrical domain. This means that fast conversion from electrical to optical signals – and vice versa – is necessary at the transmitter and receiver. Hence, this work concentrates on optical links, with emphasis on receiver circuits. To achieve the desired high data rates of 100 Gbit/S and more with the already installed fibre networks, high order modulation and multiplexing schemes are applied. They require optical signal processing on the receiver side, which is provided by photonic integrated circuits (PICs). Such PICs are designed at the Institute of Electrical and Optical Communications Engineering, and they are externally fabricated in the material system SOI (Silicon on Insulator). Because of the high refractive index contrast of Silicon and Silicon Dioxide and the transparency at the telecommunication wavelengths 1310 nm and 1550 nm, SOI is well suited for the aspired compact signal guiding. Furthermore, it is compatible to the Silicon based Complementary Metal Oxide Semiconductor (CMOS) technology, in which fast mixed-signal integrated circuits can be realised. Among the PICs that are needed for fast integrated optical receivers are coupling elements and simple waveguide structures. The coupling of light from fibre to the chip that contains the PICs must be low-loss and simple. In this work, one-dimensional binary gratings are designed for coupling, and their transmission characteristic is measured. The grating couplers show a measured maximum coupling efficiency of about 37%. The grating couplers are optimised for transverse-electrical polarisation and a wavelength of 1550 nm and 1310 nm. Polarisation and wavelength dependence play a significant role considering coupling elements. With regard to waveguide structures, also single-mode operation as well as stray and bending losses must be considered. Different types of waveguides, like strip and rib waveguides, can be compared with each other. In this work, these aspects are studied theoretically. After the processing by the PICs, the optical signals must be converted. With Silicon as basis, Germanium is a suitable detector material: its absorption coefficient at the telecommunication wavelengths is sufficiently high; additionally, Germanium can be integrated into Silicon. However, the lattice mismatch between both semiconductor materials must be taken into account. In a common project with the Institute for Semiconductor Engineering (IHT), photodetectors with a 3 dB bandwidth of 49 GHz are demonstrated. The according Germanium pin photodiode is realised as a vertical two mesa structure. It is grown on Silicon at the IHT, with an IHT-process using a virtual substrate. Main focus of this work considering the project cooperation lies on simulation and measurement based characterisation as well as on layout-related optimisation. This optimisation mainly refers to the low responsivity of the photodiodes, which is due to the small dimensions of the structure in favour of a high bandwidth. The application of mirror layers and diffraction gratings is theoretically investigated. With such structures, responsivity can theoretically be tripled. Mirrors and gratings are, however, very resonant structures. This work also deals with the development of simulation models. They are needed to simulate the photodiodes together with adjacent electrical circuits. DC and small signal analysis are primarily examined. For further characterisation of the photodiodes, measurements in the time domain are carried out. They show bit rates of at least 25 Gbit/s. The signal that is available after the opto-electrical conversion must be pre-processed, e.g. amplified, before the actual signal processing. Therefore, a simple differential limiting amplifier in a Silicon Germanium bipolar process technology is designed and characterised in this work. Due to the high transit frequency of the process in use, a data rate of 50 Gbit/s is achieved.Item Open Access Integrated dispersive structures for bandwidth-enhancement of silicon grating couplers(2020) Klenk, Rouven H.; Schweikert, Christian; Hoppe, Niklas; Nagy, Lotte; Elster, Raik; Vogel, Wolfgang; Berroth, ManfredIn photonic integrated circuits grating couplers are commonly used to establish an efficient and stable fiber-to-chip link. However, the actual coupling efficiency of a fiber-to-chip interface depends strongly on the used wavelength and exhibits a maximum at a distinct target wavelength, determined by grating design parameters. In this paper, an enhancement of the optical bandwidth of silicon grating couplers by adding integrated dispersive structures is discussed. These are realized by single layers, prism-like geometries and additional silicon nitride gratings. Theoretical considerations for a bandwidth-enhancement by dispersive layers are performed and applied to an existing grating coupler design. A simulated 1dB-bandwidth of up to 90 nm at a maximum efficiency of - 0.65 dB in the C-band could be achieved, which is an enhancement to a factor of about 2 compared with the original coupler design.Item Open Access Integrierte gestapelte CMOS-Schaltverstärker für den Mobilfunk(2019) Bieg, Robert; Berroth, Manfred (Prof. Dr.-Ing.)Die Entwicklung der Mobilfunkkommunikation entwickelt sich zur Übermittlung immer höherer Datenraten. Dies wird erreicht, indem zum einen höherwertige Modulationsverfahren eingesetzt werden und zum anderen die Signalbandbreite erhöht wird. So sind in der aktuellen Spezifikation vom zukünftigen Mobilfunkstandard NR (engl. new radio)/5G Signalbandbreiten bis zu 100 MHz ohne Kanalaggregation vorgesehen. Zum Vergleich beträgt die maximale Bandbreite eines Kanals beim aktuellen Mobilfunkstandard LTE/E-UTRA/4G 20 MHz. Diese zwei Punkte führen bei den heutigen hauptsächlich linearen Verstärkerarchitekturen zu folgenden Problemen: durch die höherwertigen Modulationsverfahren steigert sich das Verhältnis der maximalen zur mittleren Leistung der Signale. Dadurch müssen die linearen Verstärker im Mittel mit einer geringeren Ausgangsleistung als maximal möglich betrieben werden, um Verzerrungen im Ausgangssignal zu vermeiden. In diesem Betrieb sind lineare Verstärker aber zunehmend ineffizient. Verstärkerarchitekturen wie Doherty-Verstärker oder Outphasing-Verstärker können die Effizienz der linearen Ausgangsstufe zwar wieder erhöhen, allerdings auf Kosten eines Ausgangsfilters, welcher die Bandbreite des Verstärkers limitiert. Dies wirkt der gewünschten Erhöhung der Bandbreite für zukünftige Mobilfunkstandards entgegen. Schaltverstärker, welche auch als digitale Verstärker bezeichnet werden, haben diese Problematik nicht. Nach Überführung des Eingangssignals in eine Pulsfolge können die Pulse verstärkt werden. Hierbei muss statt des Verhältnisses der maximalen zur mittleren Leistung die Kodiereffizienz berücksichtigt werden. Bei der Verstärkung der Pulse hat ein Schaltverstärker dabei prinzipbedingt eine sehr hohe Bandbreite. Ein weiterer Vorteil ist die theoretisch verlustlose Verstärkung der Pulse. Im Vergleich ist die maximal mögliche Effizienz von linearen Verstärkern bereits theoretisch begrenzt. Aus diesem Grund sind Schaltverstärker ein interessanter Forschungsgegenstand im Hinblick auf zukünftige Mobilfunkgenerationen. In dieser Arbeit werden deshalb integrierte Schaltverstärker untersucht. Bei der Wahl der Technologie wird ein CMOS-Knoten gewählt. Diese Silizium-Technologie ist im Vergleich zu den Alternativen kostengünstiger und der 65 nm-Knoten bietet ausreichend hohe Schaltgeschwindigkeiten, um den unteren Frequenzbereich von NR zumindest teilweise abdecken zu können. Vorteilhaft ist zudem die Möglichkeit der gemeinsamen Integration mit einem CMOS-Signalprozessor. Aus diesen Gründen werden die integrierten Schaltungen dieser Arbeit in der 65 nm-CMOS-Technologie von ST Microelectronics entwickelt. Ein Problem der Transistoren in dieser Technologie ist die geringe Durchbruchspannung, mit welcher ohne Anpassnetzwerke kaum Ausgangsleistung erzeugt werden kann. Um den Ausgangshub erhöhen zu können, werden die Transistoren gestapelt angeordnet. Diese gestapelten Strukturen sind Kern dieser Arbeit.Item Open Access Leistungseffiziente Analog-Digital-Umsetzer mit sukzessivem Approximationsregister(2015) Digel, Johannes; Berroth, Manfred (Prof. Dr.-Ing.)In der Signalverarbeitung und Kommunikation zeichnet sich ein Trend weg vom Analogen hin zum Digitalen ab. Vorteile von digitalen Daten sind, dass ihre physikalische Darstellung losgelöst davon ist, was sie physikalisch repräsentieren, dass zu ihrer Verarbeitung standardisierte Schaltungskomponenten angewendet und spezialisierte Komponenten synthetisiert werden können, sowie dass sie verlustfrei übertragen und gespeichert werden können. Dafür müssen analoge Signale, die beispielsweise von einem Sensor generiert oder von einer Antenne empfangen werden, verstärkt und anschließend in digitale Daten umgesetzt werden. Für die Analog-Digital-Umsetzung sind unterschiedliche Konzepte bekannt, von denen sich manche besonders gut für bestimmte Technologien eignen. Die Konzepte unterscheiden sich durch die Kennzahlen und Parameter, die mit ihnen erreicht werden können. Eines der Konzepte, um ein analoges in ein digitales Signal umzusetzen, nennt sich „Sukzessive Approximation“. Dieses Konzept verwendet ein schrittweises, binär abgestuftes Wägeverfahren, um die digitale Repräsentation einer analogen Spannung zu bestimmen. Wegen seines schrittweisen Fortschritts erlaubt es grundsätzlich eine Analog-Digital-Umsetzung mit mittlerer Geschwindigkeit. Die Abtastrate kann jedoch erhöht werden, indem einige Umsetzer mit Zeitverschachtelung arbeiten. Der Analog-Digital-Umsetzer mit sukzessiver Approximation erreicht mittlere Auflösungen im Bereich von 10 bit, ohne dass er eine Kalibrierung oder Kompensation von Fehlern benötigt. Jede weitere Erhöhung der Auflösung um ein Bit fügt dem Umsetzungszyklus einen Schritt hinzu, alle Komponenten müssen jedoch die Anforderungen in Bezug auf Rauschen, Linearität und Genauigkeit für die geforderte Auflösung erfüllen. Der Analog-Digital-Umsetzer mit sukzessiver Approximation beinhaltet ein sukzessives Approximationsregister, das mit statischer CMOS-Logik arbeitet. Es speichert das digitale Ausgangscodewort des Umsetzers und steuert den Umsetzungszyklus. Eine weitere Komponente ist durch einen Digital-Analog-Umsetzer gegeben, der für gewöhnlich als passive Schaltung mit einem kapazitiven Spannungsteiler mit binär gewichteten Kondensatoren realisiert wird. Die einzige aktive, analoge Komponente dieses Umsetzers ist ein Komparator, der entscheidet, ob ein Binärwert „0“ oder „1“ ist. Wegen der geringen Anzahl an aktiven, analogen Komponenten eignen sich moderne CMOS-Technologien besonders für Analog-Digital-Umsetzer mit sukzessiver Approximation und ermöglichen sehr leistungseffiziente Entwürfe. Veröffentlichte Entwürfe von Analog-Digital-Umsetzern mit sukzessiver Approximation mit Abtastraten im Bereich von einigen Kilosamples bis zu dutzenden Gigasamples pro Sekunde zeigen eine sehr gute Leistungseffizienz. Sie eignen sich für ein großes Anwendungsfeld wie für biomedizinische Beobachtung, Sensorsysteme, die Beobachtung analoger Spannungen innerhalb einer Schaltung oder drahtlose oder -gebundene Kommunikation. Wegen ihrer Kompatibilität mit skalierten CMOS-Technologien können sie zusammen mit digitalen Schaltungen zur Signalverarbeitung in einem Mikrochip integriert werden. Diese Arbeit behandelt den Entwurf von Analog-Digital-Umsetzern mit sukzessiver Approximation, die Abtastraten im Bereich von Megasamples pro Sekunde haben. Die vorgestellten Komponenten sollen den Entwurf von Umsetzern mit gegebenen Anforderungen in einer gebräuchlichen Technologie ermöglichen. Dabei soll eine dem Stand der Technik entsprechende Leistungseffizienz erreichbar sein, ohne dass die Schaltung eine komplexe Kalibrierung oder Fehlerkorrektur benötigt. Die vorgestellten Entwürfe beschränken sich auf Umsetzer mit einem Kern, die ohne Zeitverschachtelung arbeiten. Alle enthaltenen Umsetzer beinhalten genau einen Komparator, der einen Binärwert pro Vergleich bestimmt. Damit wird in jedem Schritt des Umsetzungszyklus genau ein Bit bestimmt. Nach der Einführung grundlegender Eigenschaften und Parameter von Analog-Digital-Umsetzern werden einige Konzepte und Algorithmen für die sukzessive Approximation angegeben. Es werden alle Schaltungsblöcke vorgestellt, die zur Realisierung der aufgeführten Algorithmen notwendig sind. Besondere Beachtung finden die begrenzenden Eigenschaften eines jeden Blocks wie die Linearität des Eingangskreises, die Empfindlichkeit des Entscheiders oder der Einfluss von Prozessschwankungen. Für alle gezeigten Schaltungsvarianten werden gefertigte Analog-Digital-Umsetzer zusammen mit den zugehörigen Messergebnissen gezeigt. Das Abschlusskapitel ordnet die in dieser Arbeit entworfenen Schaltungen in den Stand der Technik ein.Item Open Access Mikrowellenmodellierung von photonischen Kristallen und Metamaterialien für die optische Nachrichtentechnik(2009) Rumberg, Axel; Berroth, Manfred (Prof. Dr.-Ing.)Negativ-Index-Materialien sind ein neues Forschungsgebiet. Das erste Metamaterial mit einem negativen Brechungsindex wurde 2001 vorgestellt. Das theoretische Konzept der Wellenausbreitung in Negativ-Index-Materialien ist aber bereits 1968 von V. Veselago entwickelt worden. Die der Arbeit zugrunde liegende Aufgabe besteht in der Modellierung von negativ brechenden photonischen Kristallen und Metamaterialien im Mikrowellenbereich. Sie werden im Hinblick auf ihre Verwendbarkeit im Bereich der optischen Telekommunikationswellenlängen untersucht. Durch die aufgrund der Skalierung größeren Abmessungen lassen sich die Strukturen einfacher herstellen und vermessen. Die Arbeitsprinzipien der Strukturen sind frequenzunabhängig. Metamaterialien bieten die Möglichkeit, die Permittivität und die Permeabilität maßzuschneidern. In den Einheitszellen dieser meist periodisch aufgebauten metallischen Strukturen werden künstliche magnetische Atome durch resonanzfähige Strukturen generiert. Die Periode des Metamaterials muss klein gegenüber der Wellenlänge sein. Neben den auf dem Resonatorkonzept aufgebauten Metamaterialien werden auch auf anderen Prinzipien beruhende Strukturen untersucht. Hier sind die leitungsgebundenen Metamaterialien zu nennen. Als einbettende Leitungen können z. B. Mikrostreifenleitungen verwendet werden. Im Vergleich zur konventionellen Transmissionsleitung werden Kapazität und Induktivität vertauscht. Auch photonische Kristalle können negativ brechen. In diesen periodischen Strukturen ist die Wellenlänge vergleichbar mit der Gitterkonstanten und die Einzelelemente, z. B. Metallzylinder, können aufgelöst werden. Bei bestimmten Frequenzen kann über das Dispersionsdiagramm ein effektiver negativer Index zugeordnet werden. Die negative Brechung der photonischen Kristalle kann dazu genutzt werden, eine von einer Quelle ausgehende Welle zu fokussieren. Diese Fokussierung wird mit zweidimensionalen photonischen Kristallen, die aus Löchern in einer Schichtwellenleiterstruktur bestehen, im Frequenzbereich um 20 GHz gezeigt. Das verwendete wellenführende Materialsystem TMM10 - Teflon modelliert das in photonischen integrierten Schaltkreisen verwendete Silizium-Siliziumdioxid. Nach erfolgreicher Demonstration der Fokussierung wird gezeigt, dass mittels photonischer Kristalle die Einkoppeleffizienz in einen Wellenleiter verbessert werden kann. In einer Teststrecke, die aus zwei sich gegenüberliegenden Wellenleitern mit dazwischen liegendem Schichtwellenleiter besteht, wird die Kopplung von einem Wellenleiter zum anderen durch Einsatz eines photonischen Kristalls gesteigert. Der photonische Kristall wird in den Schichtwellenleiter eingebracht. Die Kopplung wird im Vergleich zur Kopplung durch den reinen Schichtwellenleiter verbessert. Die in dieser Arbeit untersuchten resonanten Strukturen bieten das Potenzial, einen auf negativer Permittivität und Permeabilität beruhenden negativen Index zu erzeugen. Mit dem Drahtpaar, einer Abwandelung des Spaltring-Resonators, wird ein auch gut in der Optik zu vermessendes magnetisches Atom untersucht. Der negative Index wird im Frequenzbereich um 10 GHz festgestellt. Zur Untersuchung von Volumenmaterialien werden gestapelte Strukturen untersucht. Leitungsgebundene Strukturen bieten ebenfalls das Potenzial eines negativen Indexes. Eine Struktur wird aus hochfrequenztauglichem Material aufgebaut. Das einbettende Medium wird durch einen Parallelplattenhohlleiter gebildet. Die zur Erlangung des negativen Indexes benötigten Induktivitäten und Kapazitäten werden durch kurzgeschlossene Parallelplattenhohlleiter und metallische Durchkontaktierungen realisiert. Bei den Messungen wird ein negativer Index um 10 GHz festgestellt. Der letzte Abschnitt der Arbeit befasst sich mit der Skalierbarkeit der Strukturen. In der Simulation werden die Abmaße eines Drahtpaar soweit skaliert, dass sich eine Arbeitsfrequenz von 100 THz ergibt. Hierbei fällt auf, dass die Abmaße aufgrund der Eigenschaften von Metallen nicht direkt skaliert werden können. Lagen die Arbeitsfrequenzen der Metamaterialien anfangs im Mikrowellenbereich, so sind sie inzwischen durch Skalierung im optischen Frequenzbereich angelangt. Es wird daran gearbeitet, verlustarme Volumenmaterialien zu bauen. Konkrete Anwendungen gibt es bereits im Mikrowellenbereich. Es ist z. B. möglich, kompakte Koppler oder Leckwellenantennen zu bauen. Auch ist eine Tarnkappe realisiert worden. Die weiteren potenziellen Anwendungsgebiete im optischen Frequenzbereich sind weitreichend. Es ist möglich, das Licht auf unkonventionelle Art und Weise zu führen. Als Anwendungsbeispiel zu nennen sind hier die in dieser Arbeit vorgestellten Kopplungen mit photonischen Kristallen, die in photonischen integrierten Schaltkreisen als Schlüsselkomponenten eingesetzt werden können.