Please use this identifier to cite or link to this item: http://dx.doi.org/10.18419/opus-7919
Full metadata record
DC FieldValueLanguage
dc.contributor.authorSchulz, Michael H.de
dc.contributor.authorWunderlich, Hans-Joachimde
dc.date.accessioned2012-04-23de
dc.date.accessioned2016-03-31T11:44:38Z-
dc.date.available2012-04-23de
dc.date.available2016-03-31T11:44:38Z-
dc.date.issued1990de
dc.identifier.other369725190de
dc.identifier.urihttp://nbn-resolving.de/urn:nbn:de:bsz:93-opus-73187de
dc.identifier.urihttp://elib.uni-stuttgart.de/handle/11682/7936-
dc.identifier.urihttp://dx.doi.org/10.18419/opus-7919-
dc.description.abstractNeben dem eigentlichen Testen umfaßt eine Teststrategie die Auswahl eines geeigneten Fehlermodells, ein Verfahren für den prüfgerechten strukturierten Entwurf sowie die Testsatzerzeugung. Ziel dieser Prüfvorbereitung ist die Steigerung der Produktqualität sowie die Senkung der Testkosten bei integrierten Schaltungen.de
dc.language.isodede
dc.rightsinfo:eu-repo/semantics/openAccessde
dc.subject.classificationFehlermodell , Prüfprogramm , Integrierte Schaltungde
dc.subject.ddc621.3de
dc.titleMethoden der Testvorbereitung zum IC-Entwurfde
dc.typearticlede
ubs.fakultaetFakultätsübergreifend / Sonstige Einrichtungde
ubs.institutSonstige Einrichtungde
ubs.opusid7318de
ubs.publikation.sourceMikro-Elektronik 4 (1990), S. 112-115de
ubs.publikation.typZeitschriftenartikelde
Appears in Collections:15 Fakultätsübergreifend / Sonstige Einrichtung

Files in This Item:
File Description SizeFormat 
wun25.pdf803,94 kBAdobe PDFView/Open


Items in OPUS are protected by copyright, with all rights reserved, unless otherwise indicated.