Browsing by Author "Schöll, Alexander"

Now showing 1 - 3 of 3

Open Access
Efficient fault tolerance for selected scientific computing algorithms on heterogeneous and approximate computer architectures
(2018) Schöll, Alexander; Wunderlich, Hans-Joachim (Prof. Dr.)
Scientific computing and simulation technology play an essential role to solve central challenges in science and engineering. The high computational power of heterogeneous computer architectures allows to accelerate applications in these domains, which are often dominated by compute-intensive mathematical tasks. Scientific, economic and political decision processes increasingly rely on such applications and therefore induce a strong demand to compute correct and trustworthy results. However, the continued semiconductor technology scaling increasingly imposes serious threats to the reliability and efficiency of upcoming devices. Different reliability threats can cause crashes or erroneous results without indication. Software-based fault tolerance techniques can protect algorithmic tasks by adding appropriate operations to detect and correct errors at runtime. Major challenges are induced by the runtime overhead of such operations and by rounding errors in floating-point arithmetic that can cause false positives. The end of Dennard scaling induces central challenges to further increase the compute efficiency between semiconductor technology generations. Approximate computing exploits the inherent error resilience of different applications to achieve efficiency gains with respect to, for instance, power, energy, and execution times. However, scientific applications often induce strict accuracy requirements which require careful utilization of approximation techniques. This thesis provides fault tolerance and approximate computing methods that enable the reliable and efficient execution of linear algebra operations and Conjugate Gradient solvers using heterogeneous and approximate computer architectures. The presented fault tolerance techniques detect and correct errors at runtime with low runtime overhead and high error coverage. At the same time, these fault tolerance techniques are exploited to enable the execution of the Conjugate Gradient solvers on approximate hardware by monitoring the underlying error resilience while adjusting the approximation error accordingly. Besides, parameter evaluation and estimation methods are presented that determine the computational efficiency of application executions on approximate hardware. An extensive experimental evaluation shows the efficiency and efficacy of the presented methods with respect to the runtime overhead to detect and correct errors, the error coverage as well as the achieved energy reduction in executing the Conjugate Gradient solvers on approximate hardware.
Open Access
Effiziente mehrwertige Logiksimulation verzögerungsbehafteter Schaltungen auf datenparallelen Architekturen
(2012) Schöll, Alexander
Die Validierung von Schaltungsentwürfen nimmt bis zu 70 Prozent der Entwurfsdauer von hochintegrierten Schaltungen in Anspruch. Validierungsaufgaben wie Fehlersimulationen, Alterungsanalysen, Untersuchungen zum Energieverbrauch, Testmengencharakterisierungen sowie die Bewertung der Zuverlässigkeit erfordern hochperformante verzögerungsbehaftete Logiksimulationen. Die Verzögerungen innerhalb hochintegrierter Schaltungen sind von Variationen geprägt. Die Berücksichtigung von Variationen innerhalb der Validierungsaufgaben erhöht den Aufwand nochmals erheblich. In der vorliegenden Arbeit wird die Simulationsumgebung CWTSim vorgestellt, welche die Anforderungen der Validierungsaufgaben erfüllt. CWTSim verfolgt den Ansatz einer kontinuierlichen Simulation von Stimulifolgen auf Gatterebene, wodurch eine Simulation von potentiell unbegrenzten Stimulifolgen ermöglicht wird. CWTSim ist fähig, verschiedene Simulationsinstanzen parallel zu simulieren, in denen Variationen des Verzögerungsverhaltens abgebildet wurden. Hierzu wurde CWTSim parallelisiert und auf eine datenparallele Architektur abgebildet. Die benötigte Zeit, welche zur Simulation einer Vielzahl von Verzögerungsvariationen aufgewendet werden muss, wird durch CWTSim signifikant reduziert. CWTSim erreicht Beschleunigungen bis zu 168x im Vergleich zur sequentiellen Auswertung mit einem kommerziellen Simulationswerkzeug.
Open Access
Parallele Partikelsimulation auf GPGPU-Architekturen zur Evaluierung von Apoptose-Signalwegen
(2012) Schöll, Alexander
In dieser Arbeit wird die Abbildung eines Simulationsalgorithmus auf eine GPGPU-Architektur vorgestellt, der unter den Kriterien einer größtmöglich erreichbaren Effizienz parallelisiert und an die Parameter der GPGPU-Architektur angepasst wurde. Die Simulation dient der Evaluierung von Apoptose-Signalwegen. Der Vorgang der Apoptose ist eine Form des programmierten Zelltods, der in mehrzelligen Organismen vorkommt. Im Entstehungsprozess einer Krebserkrankung ist das Ausbleiben dieses Vorganges ein wesentlicher Bestandteil. Die Apoptose wird eingeleitet, wenn sich spezielle Rezeptoren auf der Zellmembran zu einem Cluster zusammenschließen. Innerhalb der Simulation wird dieser Vorgang stochastisch modelliert, ausgewertet und auf Clusterbildung hin untersucht. Die Rezeptoren werden durch Partikel modelliert, die über Drehmomente und Kräfte verfügen, womit sie sich gegenseitig anziehen. Die Modellierung erfolgt über das so genannte Lennard-Jones Potential. Zur Lösung des stochastischen Gleichungssystems wird die Euler-Maruyama-Approximation angewendet. Neben einer kurzen Einführung in das Themenfeld des programmierten Zelltodes und eines Überblicks über den aktuellen Stand der Forschung, werden in dieser Arbeit das stochastische Modell und dessen Grundlagen erläutert. Darüber hinaus werden verschiedene Lösungsansätze und deren Implementierung zur Optimierung des Simulationsalgorithmus im Kontext der verwendeten GPGPU-Architektur vorgestellt. In diesem Zusammenhang wird die Optimierung durch die Anwendung eines gitterbasierten Ansatzes im Einzelnen erläutert. In einer abschließenden Analyse wird ein Überblick über die erreichten Ziele gegeben. Die Abbildung der Simulation auf eine GPGPU-Architektur birgt Speedup-Potentiale in der Größenordnung von 320x.