Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen: http://dx.doi.org/10.18419/opus-10027
Autor(en): Maaß, Marius
Titel: In-network complex event processing using advanced data-plane programming
Erscheinungsdatum: 2018
Dokumentart: Abschlussarbeit (Master)
Seiten: 85
URI: http://elib.uni-stuttgart.de/handle/11682/10044
http://nbn-resolving.de/urn:nbn:de:bsz:93-opus-ds-100443
http://dx.doi.org/10.18419/opus-10027
Zusammenfassung: Event detection latency is an important aspect of complex event processing which could be improved significantly by utilizing the capabilities of networking devices, which already exist in computer networks. For this reason, this thesis presents a new language for expressing complex event detection rules along with P4CEP, a compiler which translates these rules into P4 code, which can be used for integrating complex event detection into the data-plane. P4CEP reads a CEP rule definition, builds a finite state machine for event detection and then converts the rules into P4 code and forwarding table entries. P4CEP was tested and evaluated with the Netronome SmartNIC and compared against the state-of-the-art CEP framework Apache Flink. In a simple test case and with the Netronome SmartNIC, an event detection latency of 18 µs was measured for P4CEP compared to 232 µs with Apache Flink, which is a 93% decrease in latency.
Die Latenz der Ereigniserkennung ist ein wichtiger Aspekt der Verarbeitung komplexer Ereignisse (Complex Event Processing), der durch die Ausnutzung existierender Fähigkeiten von Netzwerkkomponenten verbessert werden kann. Aus diesem Grund wird in dieser Arbeit eine neue Sprache für das Ausdrücken von Regeln für die Erkennung komplexer Ereignisse und P4CEP, ein Compiler, der diese Sprache in P4 Code übersetzt, vorgestellt, womit die Erkennung komplexer Ereignisse in die Datenschicht (data-plane) des Netzwerks integriert werden kann. P4CEP liest eine Regeldefinition zur Erkennung komplexer Ereignisse in dieser Sprache ein, verarbeitet diese Definitionen weiter zu einem endlichen Automat und konvertiert diesen in P4 Code und Tabelleneinträge für die Weiterleitungstabellen des Switches. P4CEP wurde mit dem Netronome SmartNIC getestet, evaluiert und mit dem CEP System Apache Flink verglichen. In einem einfachen Vergleichsfall wurden 18 µs Latenz mit P4CEP und 232 µs mit Apache Flink gemessen, dies stellt eine Verringerung der Latenz um 93% dar.
Enthalten in den Sammlungen:05 Fakultät Informatik, Elektrotechnik und Informationstechnik

Dateien zu dieser Ressource:
Datei Beschreibung GrößeFormat 
thesis.pdf909,52 kBAdobe PDFÖffnen/Anzeigen


Alle Ressourcen in diesem Repositorium sind urheberrechtlich geschützt.