Please use this identifier to cite or link to this item: http://dx.doi.org/10.18419/opus-10521
Full metadata record
DC FieldValueLanguage
dc.contributor.advisorSchulze, Jörg (Prof. Dr. habil.)-
dc.contributor.authorHähnel, Daniel-
dc.date.accessioned2019-08-29T11:51:53Z-
dc.date.available2019-08-29T11:51:53Z-
dc.date.issued2019de
dc.identifier.other1672446708-
dc.identifier.urihttp://elib.uni-stuttgart.de/handle/11682/10538-
dc.identifier.urihttp://nbn-resolving.de/urn:nbn:de:bsz:93-opus-ds-105385de
dc.identifier.urihttp://dx.doi.org/10.18419/opus-10521-
dc.description.abstractIm Rahmen der Arbeit wird eine Einordnung gegeben, inwiefern der TFET in der heutigen Skalierung der Mikroprozessoren eine Alternative zum konventionellen MOSFET-Aufbau darstellen kann. Im Speziellen wurde der Germanium-p-Kanal-Tunneltransistor experimentell über die Prozessentwicklung eines GAA-Aufbaus (komplett umgebende Gate-Elektrode, engl. Gate-All-Around-Structure) realisiert und über die physikalische Modellierung des Schaltverhaltens betrachtet.de
dc.language.isodede
dc.rightsinfo:eu-repo/semantics/openAccessde
dc.subject.ddc621.3de
dc.titleHerstellung, Charakterisierung und Simulation von Germanium-p-Kanal-Tunneltransistorende
dc.typedoctoralThesisde
ubs.dateAccepted2018-08-24-
ubs.fakultaetInformatik, Elektrotechnik und Informationstechnikde
ubs.institutInstitut für Halbleitertechnikde
ubs.publikation.seitenXV, 113, xxxiide
ubs.publikation.typDissertationde
ubs.thesis.grantorInformatik, Elektrotechnik und Informationstechnikde
Appears in Collections:05 Fakultät Informatik, Elektrotechnik und Informationstechnik

Files in This Item:
File Description SizeFormat 
Ge-GeSn-GAA-TFET-iht-corp-ident_Deckblatt_Endfassung_Juli_2.pdf9,84 MBAdobe PDFView/Open


Items in OPUS are protected by copyright, with all rights reserved, unless otherwise indicated.