Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen:
http://dx.doi.org/10.18419/opus-2713
Langanzeige der Metadaten
DC Element | Wert | Sprache |
---|---|---|
dc.contributor.author | Sibianu, Constantin | de |
dc.date.accessioned | 2011-08-16 | de |
dc.date.accessioned | 2016-03-31T07:59:05Z | - |
dc.date.available | 2011-08-16 | de |
dc.date.available | 2016-03-31T07:59:05Z | - |
dc.date.issued | 2011 | de |
dc.identifier.other | 355746514 | de |
dc.identifier.uri | http://nbn-resolving.de/urn:nbn:de:bsz:93-opus-65817 | de |
dc.identifier.uri | http://elib.uni-stuttgart.de/handle/11682/2730 | - |
dc.identifier.uri | http://dx.doi.org/10.18419/opus-2713 | - |
dc.description.abstract | In dieser Diplomarbeit beschäftige ich mich explizit mit der FPGA-Implementierung des JPEG-LS-Algorithmus mit dem Designer-Tool System Generator von der Firma Xilinx. Dabei soll untersucht werden wie weit und im besten Fall wie einfach man aus diesem Algorithmus ein synthetisierbares System-Generator-Modell erzeugen kann, ohne über ein fundiertes Wissen im Bereich des digitalen Hardwaredesigns zu verfügen. Dafür eignet sich System Generator besonders gut, da man damit ein simulink-ähnliches Modell aufbauen kann und dieses später theoretisch in VHDL- oder Verilog-Code umwandeln kann. Wichtig dabei sind die MCode-Blöcke, mit deren Hilfe sich MATLAB-Funktionen in System Generator einbinden lassen können. Diese Blöcke sollen die Basis für einen schnellen und einfachen Modellaufbau sein, mit denen die meisten Teile des JPEG-LS-Algorithmus implementieren werden sollen. | de |
dc.language.iso | de | de |
dc.rights | info:eu-repo/semantics/openAccess | de |
dc.subject.ddc | 004 | de |
dc.title | Effiziente FPGA Implementierung des JPEG-LS Encoders mit Xilinx System Generator | de |
dc.title.alternative | Efficient FPGA implementation of JPEG-LS encoder using xilinx system generator | en |
dc.type | masterThesis | de |
ubs.fakultaet | Fakultät Informatik, Elektrotechnik und Informationstechnik | de |
ubs.institut | Institut für Parallele und Verteilte Systeme | de |
ubs.opusid | 6581 | de |
ubs.publikation.typ | Abschlussarbeit (Diplom) | de |
Enthalten in den Sammlungen: | 05 Fakultät Informatik, Elektrotechnik und Informationstechnik |
Dateien zu dieser Ressource:
Datei | Beschreibung | Größe | Format | |
---|---|---|---|---|
DIP_3092.pdf | 1,21 MB | Adobe PDF | Öffnen/Anzeigen |
Alle Ressourcen in diesem Repositorium sind urheberrechtlich geschützt.