Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen: http://dx.doi.org/10.18419/opus-3027
Langanzeige der Metadaten
DC ElementWertSprache
dc.contributor.authorSchöll, Alexanderde
dc.date.accessioned2013-03-18de
dc.date.accessioned2016-03-31T08:00:16Z-
dc.date.available2013-03-18de
dc.date.available2016-03-31T08:00:16Z-
dc.date.issued2012de
dc.identifier.other380962047de
dc.identifier.urihttp://nbn-resolving.de/urn:nbn:de:bsz:93-opus-82651de
dc.identifier.urihttp://elib.uni-stuttgart.de/handle/11682/3044-
dc.identifier.urihttp://dx.doi.org/10.18419/opus-3027-
dc.description.abstractDie Validierung von Schaltungsentwürfen nimmt bis zu 70 Prozent der Entwurfsdauer von hochintegrierten Schaltungen in Anspruch. Validierungsaufgaben wie Fehlersimulationen, Alterungsanalysen, Untersuchungen zum Energieverbrauch, Testmengencharakterisierungen sowie die Bewertung der Zuverlässigkeit erfordern hochperformante verzögerungsbehaftete Logiksimulationen. Die Verzögerungen innerhalb hochintegrierter Schaltungen sind von Variationen geprägt. Die Berücksichtigung von Variationen innerhalb der Validierungsaufgaben erhöht den Aufwand nochmals erheblich. In der vorliegenden Arbeit wird die Simulationsumgebung CWTSim vorgestellt, welche die Anforderungen der Validierungsaufgaben erfüllt. CWTSim verfolgt den Ansatz einer kontinuierlichen Simulation von Stimulifolgen auf Gatterebene, wodurch eine Simulation von potentiell unbegrenzten Stimulifolgen ermöglicht wird. CWTSim ist fähig, verschiedene Simulationsinstanzen parallel zu simulieren, in denen Variationen des Verzögerungsverhaltens abgebildet wurden. Hierzu wurde CWTSim parallelisiert und auf eine datenparallele Architektur abgebildet. Die benötigte Zeit, welche zur Simulation einer Vielzahl von Verzögerungsvariationen aufgewendet werden muss, wird durch CWTSim signifikant reduziert. CWTSim erreicht Beschleunigungen bis zu 168x im Vergleich zur sequentiellen Auswertung mit einem kommerziellen Simulationswerkzeug.de
dc.language.isodede
dc.rightsinfo:eu-repo/semantics/openAccessde
dc.subject.ddc004de
dc.titleEffiziente mehrwertige Logiksimulation verzögerungsbehafteter Schaltungen auf datenparallelen Architekturende
dc.title.alternativeEfficient multi valued timing simulation on data-parallel architecturesen
dc.typemasterThesisde
ubs.fakultaetFakultät Informatik, Elektrotechnik und Informationstechnikde
ubs.institutInstitut für Technische Informatikde
ubs.opusid8265de
ubs.publikation.typAbschlussarbeit (Diplom)de
Enthalten in den Sammlungen:05 Fakultät Informatik, Elektrotechnik und Informationstechnik

Dateien zu dieser Ressource:
Datei Beschreibung GrößeFormat 
DIP_3354.pdf16,58 MBAdobe PDFÖffnen/Anzeigen


Alle Ressourcen in diesem Repositorium sind urheberrechtlich geschützt.