Development and implementation of the attitude control algorithms for the micro-satellite Flying Laptop

Abstract

Growing interest in small satellites is propelled due to their cost effectiveness, less developmental time, evolveability, and performance. The fast growth is also connected with more challenges which are associated with small satellites. The Flying Laptop (FLP) is one such satellite which is under development at Institute of Space Systems (IRS) at University of Stuttgart. Beside from the scientific observation the FLP is demonstrator of several technology experiments including FPGA-based reconfigurable OBC with high computational capability. The ability to reconfigure enables the brain of the system to evolve and adapt to the changing requirements. Fast speed and true parallel computation are accompanying advantages of using FPGAs. The research presented in this thesis attempts to lay out essential foundations for developing, implementing and testing FPGA specific attitude control system. As a first step, the overall structure of ACS algorithms, its command hierarchy and its interaction with other sub-systems and system FDIR was developed in accordance with the requirements and constraints. The need of different operating modes suitable for different mission scenarios was identified at this stage. For scientific observation inertial pointing, nadir pointing, and target pointing modes are developed to achieve the pointing accuracy of 150 arc-sec. Apart from the payload image acquisition modes, several supporting modes of ACS operation are provided to facilitate its functioning in different set of conditions. A clear concept of safe mode with solar panels pointed toward the sun is established which will be used during any contingency situation. Detumble mode is provided to ease out the orbit insertion phase and Idle mode will be used for charging the on-board batteries by pointing the solar panels toward the sun. The sensor measurements will be obtained by using magnetometers, sun sensors, GPS, star tracker, and FOGs while the actuation will be provided by magnetic torquers and reactions wheels. In a developmental phase the implementation of the ACS algorithms is carried out in Matlab. The structure of ACS algorithms is developed in accordance with its implementation in FPGA as hardware. Embedded Matlab functions are used at this stage. Matlab is used at this stage to carry out the performance verification. In a next phase these algorithms are ported into FPGA using Handel-C developmental language which directly generates the hardware configuration of FPGA from a code similar to ANSI-C. A lot of effort was required at this stage to reduce the size of resulting hardware and to fit the ACS algorithms within the limited resources of FPGA. FPGA testing boards are used at this point to verify the results and performance. Another issue related with the implementation was to generate hardware libraries for fixed point computation of several mathematical functions. The testing of these algorithms is first carried out using Matlab/Simulink based simulation environment. For this the already present simulator was improved with the addition of several key blocks like the adding Earth's albedo effect , eclipse flag generator and simulation of power supply system. The communication interface between FPGA and simulation environment is realized by using RS-232 serial port. In a second step these algorithms are also tested with Model-based Development and Verification Environment. (MDVE) originally developed by EADS Astrium. The simulation environment based on MDVE was developed at Institute of Space Systems, University of Stuttgart. The communication between MDVE and FPGA is realized by using RS-422 to obtain the maximum baud rate. Generally, this work proves the possibility of using ACS algorithms as embedded hardware logic to meet the challenging requirements of accuracy. This work also presents different issues of developing, implementing and testing FPGA specific ACS algorithms. Different ways of optimizing the resulting hardware design are also discussed in this thesis which has not only proved their effectiveness in the ACS algorithms but these are also helpful in the development of other subsystems.

Das wachsende Interesse an Kleinsatelliten wird hauptsächlich durch ihre Kosteneffizienz, geringe Entwicklungszeit, Anpassungsfähigkeit (Evolvierbarkeit) und Leistungsfähigkeit getrieben. Dieses schnelle Wachstum ist aber auch mit immer größeren Herausforderungen an die Kleinsatelliten verbunden. Der Flying Laptop (FLP) ist ein solcher Satellit und wird zurzeit am Institut für Raumfahrtsysteme (IRS) der Universität Stuttgart entwickelt. Neben der wissenschaftlichen Beobachtung ist der FLP ein Demonstrator für verschiedene Technologie-Experimente wie zum Beispiel der FPGA-basierte rekonfigurierbare OBC mit hoher Rechenkapazität. Die Rekonfigurierbarkeit erlaubt es dem Gehirn dieses Systems sich zu entwickeln und an sich verändernde Herausforderungen anzupassen. Die hohe Rechengeschwindigkeit und echte parallele Rechnungen sind weitere Vorteile die der Einsatz von FPGAs mit sich bringt. Die in dieser Arbeit vorgestellten Untersuchungen sollen den Grundstein für die Entwicklung, Implementierung und das Testen eines FPGA basierten Lagekontrollsystems legen.

In einem ersten Schritt wurde die allgemeine Struktur der ACS Algorithmen, die Kommandohierarchie und die Interaktionen mit anderen Subsystemen und des System-FDIR in Übereinstimmung mit den Requirements und Constraints entwickelt. Bereits zu diesem Zeitpunkt wurde der Bedarf verschiedener operationeller Modi passend zu verschiedenen Missionsszenarien identifiziert. Für die wissenschaftliche Beobachtung wurden der Inertial Pointing, der Nadir Pointing und der Target Pointing Mode mit einer Ausrichtgenauigkeit von 150 Bogensekunden entwickelt. Neben den Nutzlast Modes für Bildaufnahmen gibt es weitere unterstützende ACS Modi, die das Funktionieren und Überleben des Systems unter verschiedenen Voraussetzungen sichern. Ein existiert Safe Mode Konzept, das die Solarzellen des Satelliten bei jeder Art von Notfall Richtung Sonne ausrichtet. Der Detumble Mode wird für die Phase nach dem Start und der Idle Mode zum Laden der Batterien verwendet, indem die Solarzellen aktiv auf die Sonne ausgerichtet werden. Die Sensormessungen werden durch Magnetometer, Sonnensensoren, GPS, Sternenkameras und Fiberobtische Kreisel vorgenommen, wohingegen die Stellbewegungen von Magnettorquern und Reaktionsrädern sichergestellt wird.

In der Entwicklungsphase erfolgt die Implementierung der ACS Algorithmen in Matlab. Die Struktur der ACS Algorithmen wird in Übereinstimmung mit ihrer Realisierung als FPGA Hardware entwickelt. In dieser Phase werden Embedded Matlab Funktionen verwendet. Matlab wird genutzt, um die Leistungsverifikation des Systems durchzuführen. In der nächsten Phase werden die Algorithmen auf einen FPGA mittels der Entwicklungssprache Handel-C portiert, die direkt die Hardwarekonfiguration für den FPGA aus einem ANSI-C ähnlichen Code generiert. Zu diesem Zeitpunkt wurden große Anstrengungen nötig, um die Größe der resultierenden Schaltungen zu reduzieren und diese auf den begrenzten Ressourcen des FPGA unterzubringen. Ein weiterer Aspekt der mit der Implementierung zusammenhing war die Generierung von Hardwarebibliotheken für Fixed-Point Berechnungen verschiedener mathematischer Funktionen.

Die ersten Test dieser Algorithmen wurden mit einer Matlab/Simulink basierten Simulationsumgebung durchgeführt. Dafür wurde der bereits bestehende Simulator um mehrere Schlüsselfunktionen wie z.B. der Effekt der Erdalbedo, der Eclipse-Flag Generator und die Simulation des Energieversorgungsystems erweitert. Die Kummunikationsschnittstelle zwischen dem FPGA und der Simulationsumgebung wurde mit einer seriellen RS-232 Schnittstelle verwirklicht. In einem zweiten Schritt werden diese Algorithmen auch mit der von EADS Astrium entwickelten Model-based Development and Verification Environment (MDVE) getestet. Die auf der MDVE basierende Simulationsumgebung wurde am Institut für Raumfahrtsysteme der Universität Stuttgart entwickelt. Die Kommunikation zwischen der MDVE und dem FPGA wird mit einer RS-422 Schnittstelle realisiert, um eine maximale Baudrate zu erhalten.

Im Großen und Ganzen zeigt diese Arbeit die Möglichkeiten der Nutzung von ACS Algorithmen als eingebettete Hardwarelogik zum erreichen anspruchsvoller Herausforderungen an die Lagegenauigkeit auf. Ebenso präsentiert diese Arbeit verschiedene Möglichkeiten der Entwicklung, Implementierung und des Testens von FPGA spezifischen ACS Algorithmen. Verschiedene Wege, wie das resultierende Hardwaredesign optimiert werden kann werden diskutiert. Diese Verfahren haben sich nicht nur bei den ACS Algorithmen bewährt, sondern erweisen sich auch bei der Entwicklung anderer Subsysteme als nützlich.