Interaktive, visuelle Fehleranalyse für die Chip- und Schaltkreisüberprüfung

Abstract

Mit immer komplexeren modernen Computerchips und Schaltungen sind die Überprüfungen der Hardware in der Industrie anspruchsvoll und unerlässlich. Um die Qualität der Hardware zu gewährleisten werden regelmäßig große Mengen von Chipüberprüfungen durchgeführt. Dabei entstehen hochdimensionale Datensätze mit einer großen Menge von Testfällen, welche analysiert werden können, um Einsichten zur Verbesserung der Hardware zu gewinnen. Ein Ansatz zur Analyse dieser Daten existiert noch nicht. In Rahmen dieser Masterarbeit wurde das Chip Testing Error Detection System (CTEDS) für die Analyse der hochdimensionalen Datensätze mit Testfällen umgesetzt. Mit dem System sollen die potenziellen Fehlerquellen der in den Testfällen aufgetauchten Fehler festgestellt werden. Das System ermöglicht einen analytischen Prozess der multivariaten Datensätzen sowie drei interaktive Ansichten für die Darstellung der Datenelemente. Die Ansichten bieten drei Visualisierungstechniken jeweils für die Übersichtsdarstellung der Daten, die Korrelationsanalyse der Parameter und die Darstellung der hochdimensionalen Strukturen an. Dabei wurden geeignete Interaktionen entwickelt: Freie Selektion der Datenpunkte, Transformation der Datenelemente von einer Visualisierung in eine andere Visualisierung und dynamische Generierung der Korrelationen zwischen einem Parameter-Tupel. Die drei Ansichten sind mithilfe der Technik Bruhsing-Linking verknüpft. Die Kombination der interaktiven Visualisierungen ermöglicht eine effiziente visuelle Korrelationsanalyse bezüglich vorgegebener Fehler. Es ist dadurch möglich, potenzielle Fehlerquellen zu erkennen. Das System dient als eine interaktive Darstellungsplattform sowohl für die Darstellung der Beziehungen zwischen Parametern als auch für die kausale Analyse der Fehler.

With more complex modern computer chips and circuits, the testing of hardware in the industry is challenging and indispensable. In order to ensure the quality of the hardware, a large amount of chip testing is carried out in a short period of time. This results in high-dimensional data sets with a large amount of test cases, which can be analyzed to obtain insights for improving the hardware. An approach which helps users analyzing and making sense of this type of data is still missing. Within the scope of this master thesis the Chip Testing Error Detection System (CTEDS) was implemented to analyze high-dimensional data sets with test cases. This system is designed to identify the potential sources of errors that are found in the test cases. It enables an interactive analytical process of the multivariate data sets, interactive views for the representation of different aspects of the data. The views offer three visualization techniques for showing the overview of the data, conducting correlation analysis of the parameters and displaying high-dimensional structures. Furthermore, appropriate interactions are developed for the views: free selection of data points, transformation of data elements from one visualization into another visualization and on demand visualization of correlations between different parameters. Finally, all three views are connected by brushing and linking technique. The combination of the interactive visualizations allows an efficient visual correlation analysis regarding given errors. Potential sources of errors are thereby recognizable. This system serves as an interactive presentation platform for the representation of relationship among the parameters as well as for the causal analysis of the errors.