Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen: http://dx.doi.org/10.18419/opus-8802
Langanzeige der Metadaten
DC ElementWertSprache
dc.contributor.advisorBerroth, Manfred (Prof. Dr.-Ing.)-
dc.contributor.authorBuck, Matthias-
dc.date.accessioned2016-06-30T11:17:52Z-
dc.date.available2016-06-30T11:17:52Z-
dc.date.issued2016de
dc.identifier.other472991701de
dc.identifier.urihttp://nbn-resolving.de/urn:nbn:de:bsz:93-opus-ds-88192de
dc.identifier.urihttp://elib.uni-stuttgart.de/handle/11682/8819-
dc.identifier.urihttp://dx.doi.org/10.18419/opus-8802-
dc.description.abstractDie Verfügbarkeit kommerzieller Analog/Digital-Umsetzer (A/D-Umsetzer), die für Radaranwendungen geeignet sind, ist eingeschränkt, da Radaranwendungen nationalstaatliche Interessen betreffen. Eine Möglichkeit, diese Einschränkung zu umgehen, liegt in der Entwicklung eines eigenen A/D-Umsetzers. Diese Arbeit präsentiert die Entwicklung und Charakterisierung eines A/D-Umsetzers laut einer vorgegebenen Spezifikation. Nachdem in Kapitel 1 die grundlegenden Eigenschaften eines A/D-Umsetzers erklärt wurden, wird das Prinzip der Faltung und Interpolation (F/I) eingeführt. Danach wird die Spezifikation anhand eines Vergleichs mit veröffentlichten F/I-A/D-Umsetzern diskutiert. Der Vergleich dient als Grundlage für Entscheidungen, die hinsichtlich der Architektur getroffen werden müssen. Kapitel 2 konzentriert sich auf die Systemebene. Es beschäftigt sich mit Zusammenhängen zwischen erreichbarer Linearität und Auflösung des A/D-Umsetzers einerseits und Schaltungstopologien, deren Dimensionierung und physikalischen Effekten andererseits. Das Hauptkapitel besteht aus der eingehenden Untersuchung des implementierten A/D-Umsetzers. Hierzu wird jeder analoge Block auf Schaltplanebene erklärt. Alternative Schaltungstopologien werden diskutiert, sodass getroffene Entscheidungen nachvollzogen werden können. Wegen der Eigenart des Quantisierungsprozesses wird ein spezieller Auswertungsalgorithmus entwickelt, der die Anforderungen an die Schnittstelle zwischen Analog- und Digitalteil relaxiert. Die logischen Funktionen des Algorithmus werden auf Schaltplanebene transferiert, um den Digitalteil zu erhalten. Chip-interne Maßnahmen zur einfacheren Charakterisierung des A/D-Umsetzers werden erklärt, gefolgt von der Beschreibung der Platine zur Auswertung und dem Messaufbau. Der erste Teil des Kapitels 5 beschreibt die Simulationsbedingungen und untersucht per Simulation Störeinflüsse, die Auswirkungen auf die Kenndaten des A/D-Umsetzers haben. Der zweite Teil besteht aus diversen Messreihen. Abschließend werden Simulations- und Messergebnisse verglichen, gefolgt von einem Vergleich der erzielten Ergebnisse mit dem Stand der Technik. Eine abschließende Zusammenfassung hebt die hervorragenden Ergebnisse dieser Arbeit noch einmal hervor.de
dc.language.isodede
dc.rightsinfo:eu-repo/semantics/openAccessde
dc.subject.ddc621.3de
dc.titleFaltungs- und Interpolations-Analog/Digitalumsetzer mit verteiltem Quantisiererde
dc.typedoctoralThesisde
ubs.dateAccepted2016-04-22-
ubs.fakultaetInformatik, Elektrotechnik und Informationstechnikde
ubs.institutInstitut für Elektrische und Optische Nachrichtentechnikde
ubs.publikation.seitenVIII, 118de
ubs.publikation.typDissertationde
ubs.thesis.grantorInformatik, Elektrotechnik und Informationstechnikde
Enthalten in den Sammlungen:05 Fakultät Informatik, Elektrotechnik und Informationstechnik

Dateien zu dieser Ressource:
Datei Beschreibung GrößeFormat 
DissertationBuck.pdf7,97 MBAdobe PDFÖffnen/Anzeigen


Alle Ressourcen in diesem Repositorium sind urheberrechtlich geschützt.