05 Fakultät Informatik, Elektrotechnik und Informationstechnik
Permanent URI for this collectionhttps://elib.uni-stuttgart.de/handle/11682/6
Browse
29 results
Search Results
Item Open Access Effiziente Leistungsverstärkerarchitekturen für Mobilfunkbasisstationen(2009) Dettmann, Ingo; Berroth, Manfred (Prof. Dr.-Ing.)Heutige Kommunikationsstandards erfordern Modulationsverfahren, welche die Information sowohl in der Phase als auch in der Amplitude des Trägers modulieren. Die daraus resultierenden Signale weisen hohe Amplitudenschwankungen auf. Die dafür notwendigen linearen Leistungsverstärker zeigen jedoch geringe Effizienzen. In der vorliegenden Arbeit werden zunächst die Anforderungen an Leistungsverstärker diskutiert und der Einfluss der Modulations- und Zugriffsverfahren untersucht. Anschließend werden die Anforderungen an den Transistor definiert und die Anforderungen an die Technologie formuliert. Es folgt eine Untersuchung der Betriebsarten von Verstärkern, welche die Grundlage für effizienzsteigernde Verstärkerarchitekturen bilden. Lineare Verstärker wie Klasse-A-, -AB- und -B-Verstärker zeigen eine hohe Linearität, die Effizienz fällt aber unterhalb der maximalen Ausgangsleistung schnell ab. Schaltverstärker wie Klasse-D- und -E-Verstärker sind zwar sehr effizient, können aber keine amplitudenmodulierten Signale verstärken. Es werden vier Methoden diskutiert, um die Effizienz unterhalb der maximalen Ausgangsleistung zu erhöhen: Der Doherty-Verstärker, der Chireix-Verstärker, die Versorgungsspannungsmodulation und der Bandpass-Klasse-S-Verstärker. Der Doherty-Verstärker bietet eine einfache Möglichkeit, die Effizienz auch unterhalb der maximalen Ausgangsleistung zu erhöhen. Das Prinzip beruht auf der Variation der Lastimpedanzen. Zwei Verstärker - ein Hauptverstärker und ein Spitzenverstärker - treiben dabei den gleichen Lastwiderstand. Der Spitzenverstärker wird nur bei hohen Ausgangsleistungen eingeschaltet und verändert das Kompressionsverhalten des Hauptverstärkers. Beim entworfenen Doherty-Verstärker erhöht sich die Effizienz 7 dB unterhalb der maximalen Ausgangsleistung von 15 % auf etwas über 27 %. Die maximale Ausgangsleistung reduziert sich allerdings von 85 W auf 56 W. Durch eine adaptive Arbeitspunktregelung des Spitzenverstärkers kann die Ausgangsleistung wieder auf 85 W erhöht werden. Die Effizienz steigt dabei nochmals um 5 % auf 32 %. Der Chireix-Verstärker basiert auf dem Prinzip der linearen Verstärkung durch nichtlineare Komponenten. Das zu verstärkende amplituden- und phasenmodulierte Signal wird durch einen Phasenmodulator in zwei gegenphasige Signale mit konstanter Amplitude aufgeteilt. Diese beiden Signale werden über hocheffiziente Verstärker verstärkt. Das ursprüngliche Signal wird durch Summation der beiden Signale wieder demoduliert. Eine Effizienzsteigerung erfolgt unter Verwendung von nichtisolierenden Summierern. Die Effizienzsteigerung beruht dabei auf der Variation der Lastgeraden. Der aufgebaute Chireix-Verstärker basiert auf dem GaAs-Transistor MRFG35010 von Freescale. Die Einzelverstärker werden im Klasse-B-Betrieb betrieben und haben eine maximale Ausgangsleistung von 5 W bei einer Frequenz von 2 GHz. Die Gesamtleistung ergibt sich damit zu 10 W. Die Effizienz beträgt maximal 52 %. Die Effizienz beim Chireix-Verstärker erhöht sich 7 dB unter der maximalen Ausgangsleistung von 25 % auf 32 % und bei 5 dB unter der maximalen Ausgangsleistung von 33 % auf 44 %. Die Versorgungsspannungsmodulation variiert die Drain- bzw. Kollektorspannung eines Verstärkers in Abhängigkeit der Aussteuerung des Transistors. Es ist das einzige untersuchte Verstärkerkonzept, welches mit allen Verstärkerklassen funktioniert. Es ist auch das einzige Konzept, welches die Bandbreite des HF-Verstärkers nicht einschränkt, solange der erforderliche Spannungsmodulator der Einhüllenden des HF-Signals folgen kann. Die Effizienz berechnet sich aus der Verkettung der Effizienzen des HF-Verstärkers und des Spannungsmodulators. Ein Verstärker auf Basis des GaAs-Transistors MRFG350101 wurde aufgebaut, dessen Versorgungsspannung über einen Klasse-AD-Verstärker geregelt wird. Die maximale Ausgangsleistung des Verstärkers beträgt 6.3 W bei einer Effizienz von 67 %. Die Versorgungsspannung wird im Bereich von 6 V - 12 V geregelt. Die Effizienz 7 dB unter der maximalen Ausgangsleistung steigt dabei von 30 % auf 44 %. Die Bandbreite des Modulators ist dabei größer als 3 MHz. Bandpass-Klasse-S-Verstärker verwenden Schaltverstärker, um ein analoges Signal hocheffizient zu verstärken. Das analoge Eingangssignal wird über einen Modulator in eine binäre Pulsfolge gewandelt, welche über einen Schaltverstärker effizient verstärkt wird. Anschließend wird das verstärkte Signal wieder demoduliert. Bandpass-Delta-Sigma-Modulatoren (BPDSM) stellen ein vielversprechendes Modulationsverfahren dar. Als Schaltverstärker können sowohl Klasse-D- Verstärker verwendet werden. Erstmals werden in dieser Arbeit analytische Untersuchungen zur Effizienz von sowohl nichtinvertierten als auch invertierten Klasse-D-Verstärkern bei Ansteuerung mit BPDSM-Signalen durchgeführt. Dies erlaubt eine Abschätzung der Effizienz von Bandpass-Klasse-S-Verstärkern unter Verwendung von Klasse-D-Verstärkern.Item Open Access Universelle Fernservice-Infrastruktur für eingebettete Systeme(2003) Jazdi, Nasser; Göhner, Peter (Prof. Dr.-Ing. Dr. h. c.)Globalisierung ist ein Vorgang, durch den Märkte und Produktionen in verschiedenen Ländern immer mehr kooperieren, aber auch voneinander abhängig werden. Ursache hierfür ist die Dynamik des Handels mit Gütern und Dienstleistungen sowie die Bewegungen von Kapital und Technologie. Die Differenzierung erfolgt nicht mehr nur durch das Produkt selbst, sondern zunehmend durch dazugehörige Dienstleistungen, wie Wartung und Software-Updates. Die globale Bereitstellung solcher Dienstleistungen ist jedoch ein existentielles Problem für kleine und mittelständische Unternehmen. Das Internet als ein weltweiter Verbund von Computernetzwerken bietet eine globale Kommunikationsmöglichkeit für den Menschen. Computer mit Internet-Zugang werden zum festen Bestandteil jedes modernen Arbeitsplatzes, auch infolge der immer geringer werdenden Anschaffungskosten. Die mit dem Internet verbundenen Web-Technologien ermöglichen die weltweite, effektive und kostengünstige Bereitstellung von Dienstleistungen. Der Einsatz der Web-Tech-nologien beim Erbringen von Dienstleistungen für Automatisierungsprodukte und -anlagen verlangt jedoch neue, an die spezifischen Randbedingungen der Automatisierungssysteme zugeschnittene Konzepte. In der vorliegenden Arbeit wird eine flexible und erweiterbare Infrastruktur für den Einsatz von Web-Technologien in eingebetteten Systemen vorgestellt. Sie baut auf der bewährten Drei-Schichten-Architektur, bestehend aus dem eingebetteten System, dem universellen Fernzugriff-Server und dem Client, auf. Dabei wird eine systemübergreifende und allgemeingültige Schnittstelle für die Anbindung unterschiedlicher eingebetteter Systeme und den Zugriff auf deren Prozessdaten geschaffen. Das Verfahren ermöglicht außerdem ein flexibles Weiterverarbeiten der Gerätedaten, sodass sie für unterschiedliche Clients aufbereitet werden können. Um die Flexibilität - sowohl auf der Seite des eingebetteten Systems als auch beim Client - zu gewährleisten, wird eine neue, XML-basierte Beschreibungssprache (SDML) eingeführt. Die SDML-Dokumente beinhalten Informationen über angebundene eingebettete Systeme, abrufbare Gerätedaten und Präsentationsregeln für unterschiedliche Clients. Sie werden gerätespezifisch erstellt. Das vorgeschlagene Verfahren ermöglicht die Anbindung unterschiedlicher eingebetteter Systeme an das Internet bei minimalem Hardware- und Softwareaufwand. Die einmalig entwickelten Software-Komponenten des Fernzugriff-Servers können für unterschiedliche Geräte verwendet werden und tragen damit zur Senkung der Diagnose- und Wartungskosten bei. Der Anwender kann einen gewöhnlichen Browser für die Kommunikation mit seinem Gerät verwenden und braucht somit keine zusätzliche Software auf seinem lokalen Rechner zu installieren.Item Open Access Frequency-agile bandpass delta-sigma modulator for microwave transmitters(2019) Schmidt, Martin; Berroth, Manfred (Prof. Dr.-Ing.)A large part of the power consumption for mobile communications can be allotted to power amplifiers. Class-S power amplifiers promise a very high power efficiency, especially for modern communication standards. An important part of the Class-S power amplifier is the modulator that converts the input signal into a binary pulse sequence. A switching-mode power amplifier can amplify this sequence efficiently. This work covers the implementation of such a modulator as a bandpass delta-sigma modulator. The goal is an output signal which fulfills the requirements of the mobile communication standard UMTS (Universal Mobile Telecommunications System) in a frequency range which is as large as possible. The thesis starts with the basics of mobile communications, with power amplifiers and with the requirements for the transmit signals for UMTS. Based on a discrete-time lowpass delta-sigma modulator, a continuous-time bandpass delta-sigma modulator is derived. Due to project constraints a bipolar technology is selected for the implementation. Current-mode logic is used for amplifiers and latches in the digital part. Different circuits for a transconductance amplifier are derived and evaluated. A novel, switchable capacitance is presented. With the switchable capacitance a large frequency range of the modulator becomes possible. Two modulators are designed. The first modulator is not tunable and fulfills the UMTS requirements for the downlink channel from the base station to the user equipment at a signal frequency of 2.2 GHz. The second modulator uses the switchable capacitance and covers a frequency range between 1.55 GHz and 2.45 GHz. It fulfills the UMTS requirements within the frequency range between 1.8 GHz and 2.45 GHz.Item Open Access Germanium pin photodiodes on silicon and photonic integrated circuits : components for high-speed optical data communications(2011) Klinger, Sandra; Berroth, Manfred (Prof. Dr.-Ing.)Data communications based on optical fibres is already well established in our modern long distance communication networks. Due to the high data rates that can be achieved with optical data communications, light is nowadays omnipresent, even at smallest dimensions: high-speed optical communications is not only relied on regarding the communication between chips, but also between components on the chip. Most of the signal processing, however, and especially data storage is still realised in the electrical domain. This means that fast conversion from electrical to optical signals – and vice versa – is necessary at the transmitter and receiver. Hence, this work concentrates on optical links, with emphasis on receiver circuits. To achieve the desired high data rates of 100 Gbit/S and more with the already installed fibre networks, high order modulation and multiplexing schemes are applied. They require optical signal processing on the receiver side, which is provided by photonic integrated circuits (PICs). Such PICs are designed at the Institute of Electrical and Optical Communications Engineering, and they are externally fabricated in the material system SOI (Silicon on Insulator). Because of the high refractive index contrast of Silicon and Silicon Dioxide and the transparency at the telecommunication wavelengths 1310 nm and 1550 nm, SOI is well suited for the aspired compact signal guiding. Furthermore, it is compatible to the Silicon based Complementary Metal Oxide Semiconductor (CMOS) technology, in which fast mixed-signal integrated circuits can be realised. Among the PICs that are needed for fast integrated optical receivers are coupling elements and simple waveguide structures. The coupling of light from fibre to the chip that contains the PICs must be low-loss and simple. In this work, one-dimensional binary gratings are designed for coupling, and their transmission characteristic is measured. The grating couplers show a measured maximum coupling efficiency of about 37%. The grating couplers are optimised for transverse-electrical polarisation and a wavelength of 1550 nm and 1310 nm. Polarisation and wavelength dependence play a significant role considering coupling elements. With regard to waveguide structures, also single-mode operation as well as stray and bending losses must be considered. Different types of waveguides, like strip and rib waveguides, can be compared with each other. In this work, these aspects are studied theoretically. After the processing by the PICs, the optical signals must be converted. With Silicon as basis, Germanium is a suitable detector material: its absorption coefficient at the telecommunication wavelengths is sufficiently high; additionally, Germanium can be integrated into Silicon. However, the lattice mismatch between both semiconductor materials must be taken into account. In a common project with the Institute for Semiconductor Engineering (IHT), photodetectors with a 3 dB bandwidth of 49 GHz are demonstrated. The according Germanium pin photodiode is realised as a vertical two mesa structure. It is grown on Silicon at the IHT, with an IHT-process using a virtual substrate. Main focus of this work considering the project cooperation lies on simulation and measurement based characterisation as well as on layout-related optimisation. This optimisation mainly refers to the low responsivity of the photodiodes, which is due to the small dimensions of the structure in favour of a high bandwidth. The application of mirror layers and diffraction gratings is theoretically investigated. With such structures, responsivity can theoretically be tripled. Mirrors and gratings are, however, very resonant structures. This work also deals with the development of simulation models. They are needed to simulate the photodiodes together with adjacent electrical circuits. DC and small signal analysis are primarily examined. For further characterisation of the photodiodes, measurements in the time domain are carried out. They show bit rates of at least 25 Gbit/s. The signal that is available after the opto-electrical conversion must be pre-processed, e.g. amplified, before the actual signal processing. Therefore, a simple differential limiting amplifier in a Silicon Germanium bipolar process technology is designed and characterised in this work. Due to the high transit frequency of the process in use, a data rate of 50 Gbit/s is achieved.Item Open Access Ultra-high-speed digital-to-analog converter for optical communications(2019) Huang, Hao; Berroth, Manfred (Prof. Dr.-Ing.)In der vorliegenden Dissertation wird die Schaltungstechnik für schnelle DACs untersucht und ein DAC mit einer Umsetzungsrate bis zu 100 GS/s und 8 bit nomineller Auflösung in 28 nm CMOS Technologie entworfen. Um die Ausgangsbandbreite zu erhöhen, ist die Ausgangsstufe mit einer verteilten Struktur konstruiert. Dabei sind das Stromsummationsnetzwerk und die Taktverteilung an der DAC-Ausgangsstufe mittels künstlich konstruierten Leitungen realisiert, um die parasitären Kapazitäten auf die künstliche Leitung zu verteilen. Für die Charakterisierung des DACs ist ein 1 kByte Speicher integrierte, der zyklisch ausgelesen werden kann, um die Eingangsdatenströme für den DAC zu erzeugen. Die maximale Bandbreite beträgt 13 GHz bei einer Abtastrate von 100 GS/s. Die effektive Anzahl von Bits (engl. effective number of bits, ENOB) beträgt 5,3 bit bei niedrigen Ausgangsfrequenzen und reduziert sich auf 3,2 bit bei 24,9 GHz mit einer Abtastraten von 100 GS/s.Item Open Access Analog-Digital-Umsetzer für die hochbitratige Datenübertragung(2014) Lang, Felix; Berroth, Manfred (Prof. Dr.-Ing.)Diese Arbeit befasst sich mit der Theorie, der Entwicklung und der Vermessung von hochbitratigen CMOS-Analog-Digital-Wandlern. Dabei liegt durch die Entwicklung von zwei Parallel-A-D-Wandlern ein besonderer Fokus auf dieser Wandlerstruktur und auf Schaltungskomponenten zur Erweiterung dieser Architektur. Basierend auf dem Projekt 100GET werden zwei Parallelwandler mit nominaler Auflösung von 6 bit und einer Zielwandlerrate von 25 GS/s konzipiert und aufgebaut. Die A-D-Wandler besitzen Echtzeitschnittstellen, welche nicht nur zum Test, sondern auch für Echtzeit-Übertragungsexperimente verwendet werden können. Aufgrund der daraus resultierenden hohen Ausgangsdatenraten wird ein eigenes Messsystem auf Basis eines FPGA realisiert. Die Wandler an sich lassen sich als Einzelblöcke direkt mit großen digitalen Rechenkernen auf einem Chip integrieren, wodurch sich sowohl die Kosten als auch die Komplexität im Vergleich zu Multichipmodulen stark reduzieren. In Kapitel 1 werden die Anwendungsgebiete von schnellen A-D-Wandlern vorgestellt und es wird aufgezeigt, dass den Wandlern in aktuellen und wohl auch zukünftigen Übertragungs-, Mess- und Radarsystemen eine Schlüsselposition zufällt. Durch die Verlagerung immer mehr analoger Funktionen in den Bereich der digitalen Signalnachverarbeitung werden die Anforderungen an die Schnittstelle zwischen analoger und digitaler “Welt“ immer größer. Weiterhin werden in diesem Kapitel die Ziele des zugrundeliegenden Projekts 100GET erläutert, woraus sich direkt die Anforderungen an die entworfenen Testwandler ADU V1 und ADU V2 ergeben. Grob lassen sich die Anforderungen direkt aus dem gewünschten Funktionsbaustein ablesen. Dies ist ein 25 GS/s 6 bit Parallelwandler mit einer Bandbreite über der Nyquistfrequenz, Echtzeitschnittstellen, einer niedrigen Leistungsaufnahme unter 3 W und einem niedrigen Flächenbedarf unter 1 mm in einer 90 nm CMOS-Technologie. Kapitel 2 befasst sich mit den theoretischen Grundlagen. Dazu werden zunächst verschiedene A-D-Wandlerstrukturen mit ihren jeweiligen Merkmalen vorgestellt, die geeignet sind, hohe Abtastraten zu erzielen. Dazu zählen neben Mehrschritt-, Hybrid- bzw. Faltungs- und Parallel-A-D-Wandlern auch stark zeitverschachtelte langsamere Umsetzertypen, wie beispielsweise A-D-Wandler mit sukzessivem Approximationsregister. Anschließend werden die wichtigsten statischen und dynamischen Eigenschaften und Charakteristika von A-D-Wandlern - wie beispielsweise die integrale und differentielle Nichtlinearität (INL und DNL), das Signalzu-Rausch-und-Störverhältnis (SNDR) oder die effektive Auflösung (ENOB) -erläutert. Abschließend werden verschiedene Störeinflüsse, wie beispielweise Schwellenspannungsverschiebungen über der Temperatur, beschrieben. Dabei liegt hier der Fokus vor allem auf Einflüssen und Effekten, welche in CMOS-Schaltungen auftreten. Im folgenden Kapitel 3 wird die Parallel-A-D-Wandler-Architektur genauer erläutert und vertieft. Verschiedene Konzepte zur Erweiterung der einfachen ParallelArchitektur, wie beispielsweise eine die Auflösung erhöhende Interpolation, werden eingeführt. Anschließend werden die erläuterten Konzepte auf zwei A-DWandler-Testchips umgesetzt. Der erste Wandler ADU V1 ist als zweifach zeitverschachtelter Umsetzer mit Interpolation von 3 auf 6 bit in einer 90 nm CMOSTechnologie ausgeführt. Zusätzlich sind die Pegel der Referenzspannungsleiter mithilfe von kleinen Digital-Analog-Umsetzern (DAU) kalibrierbar. Dies hat den großen Vorteil, dass kein direkter Eingriff in den analogen Pfad des Wandlers erfolgt und somit fast keine negativen Effekte, wie beispielsweise ein Bandbreiteverlust durch die Kalibrierungseingriffe, auftreten. Weiterhin wird ein gegenüber Blasenfehlern nicht empfindlicher Thermometer-zu-Binär-Kodierer eingebaut, welcher auf einer direkten Multiplexerstruktur basiert. Aufgrund der hohen Wandlungsraten in den Sub-ADUs in ADU V1 kommt es zu einer Bandbreitenbegrenzung durch die Sub-ADUs selbst. Die zweite Wandlerversion ADU V2 beruht weitestgehend auf den bereits in ADU V1 vorgestellten und umgesetzten Konzepten und Komponenten. Allerdings wird anstatt einer zweifachen eine vierfache Zeitverschachtelung gewählt, da sich so die harten Geschwindigkeitsanforderungen von 12,5 GS/s pro Kanal auf 6,25 GS/s reduzieren lassen. Weiterhin wird vor den parallelen Komparatoren eine Baumstruktur implementiert, welche aus linearisierten Verstärkern aufgebaut ist. Die Linearisierung erfolgt durch eine Source-Degeneration des differentiellen nFET-Paares einer CML-Grundzelle. Durch die Degenerationswiderstände sind die Verstärker ebenfalls mithilfe von DAUs kalibrierbar. Durch einseitiges Einbringen von Kalibrierungsströmen am differentiellen NMOS-Paar der CML-Verstärker kann der Nulldurchgang verschoben werden. Beidseitiges Einbringen von Strömen führt zu einer Erhöhung der Verstärkung. Die Baumstruktur führt zu einer Reduzierung der Eingangskapazität des Gesamtwandlers. Auch rein digitale Schaltungsteile, wie die zur Synchronisierung mit dem Messsystem benötigten Pseudozufallszahlengeneratoren, werden vorgestellt. Für ADU V1 ist eine direkte PRBS-Struktur ausreichend, während für ADU V2 aus Taktungs- und Synchronisierungsgründen eine modifizierte Halbraten-PRBSStruktur bevorzugt wird. Nach Behandlung der Schaltungskonzepte und Blockschaltbilder folgen bei beiden Wandlern eine kurze Erläuterung zum Maskenentwurf, ein Foto der fertig prozessierten Wandler-Chips und die jeweiligen erzielten Simulationsergebnisse. Die Simulation der extrahierten Maskenentwurfsnetzlisten mit Rauscheffekten zeigt für beide Wandler eine Auflösung von 5 bit bei niedrigen Eingangssignalfrequenzen. Bei Wandler ADU V1 ergibt sich durch Bandbreitenbeschränkungen eine Reduktion auf zum Teil 3,4 bit bei höheren Frequenzen. ADU V2 zeigt bis zur Nyquistfrequenz und darüber hinaus ENOB-Werte über 5 bit. Die Vermessung und die ihr zu Grunde liegende Implementierung einer geeigneten Echtzeit-Messumgebung zeigt Kapitel 4. Aufgrund von sehr hohen Kosten kommerzieller Systeme zur Vermessung von schnellen A-D-Wandlern wird für die Vermessung der in Kapitel 3 vorgestellten Wandler ein am INT entwickeltes Messsystem verwendet. Dieses basiert auf der Nutzung eines Virtex4 FPGAEvaluationsboards ML423 von Xilinx. Das VHDL-Design GIMP und die auf Pseudozufallszahlenfolgen basierende Synchronisierungssroutine werden mit den zugrundeliegenden Mechanismen erläutert. Weiterhin werden die entwickelten Messaufbauten dargestellt und erläutert. Für erste Funktionstests wird eine kleine Taconic-Platine mit Kühlmöglichkeit durch ein Peltierelement entworfen. Dieser Aufbau ermöglicht jedoch nicht die Vermessung der maximal möglichen Wandlerrate der ADUs, da die maximalen Ausgangsdatenraten der Wandler von 12,5 Gbit/s nicht von den Schnittstellen des FPGA-Boards detektiert werden können. Die ADU-Chips werden bei diesem Aufbau durch eine Aussparung in der Platine direkt auf das Peltierelement geklebt und durch Gold-Bonddrähte mit der Platine verbunden. Der zweite Messaufbau basiert auf einem Dünnschicht-Keramik Substrat. Darauf wird ein A-D-Wandler zusammen mit vier zusätzlichen Demultiplexern zur Reduzierung der Ausgangsdatenraten untergebracht. Die Chips sind ebenfalls in Vertiefungen verklebt und über Gold-Bonddrähte mit der Platine verbunden. Die Verbindung der Chips untereinander und mit den analogen Eingangssignalen erfolgt durch gekoppelte Mikrostreifen- und Koplanarleitungen. Die Dünnschichtplatine ist auf einer großen Taconic-Platine befestigt, auf welcher die digitalen Ausgangssignale sternförmig verteilt werden und über SMP-Stecker abgegriffen werden können. Die Kontrolle der Messungen mit dem VHDL-Design und den Messaufbauten erfolgt mit dem Visual-Basic.Net-Programm chIMP. Es bietet diverse Kontrollund Steuerfunktionen - beispielsweise lässt sich die Synchronisierung der Messumgebung mit dem FPGA-Design starten oder ein systematischer Durchkämmungsalgorithmus zur Kalibrierung durchführen. Anschließend werden die mit dem Messsystem erzielten Messergebnisse für die beiden entwickelten A-D-Umsetzer-Testchips und einen weiteren Testchip, welcher diverse Einzelkomponenten umfasst, vorgestellt. Obwohl, vor allem beim ersten A-D-Wandler-Testchip, diverse Probleme durch den komplexen und aufwendigen Aufbau der Wandler und des Messsystems auftreten, lassen sich für Wandler ADU V1 Abtastraten von 24 GS/s und für Wandler ADU V2 18 GS/s nachweisen. Weiterhin kann für ADU V2 mithilfe von diversen einfachen Kalibrierungsdurchläufen eine Auflösung von 4,5 bit für die Einzelkanäle bei niedrigen Abtastraten gezeigt werden. Bei einer Abtastrate von 18 GS/s zeigen die Kanäle noch eine Auflösung von 4,3 bit mit einer Verlustleistung von 2,5 W. Dies führt zu einem Gütefaktor (engl.: Figure of Merit, FOM) von 7,05 pJ pro Wandlungsschritt. Diese Werte lassen sich durch Optimierungen des Messsystems oder der A-D-Wandler selbst weiter optimieren. Kapitel 5 fasst die erzielten Simulations- und Messergebnisse aus Kapitel 3 und 4 zusammen. Die erzielten Ergebnisse werden genauer bewertet und Optimierungsmöglichkeiten, sowohl für die A-D-Umsetzer als auch für die Vermessung bzw. für das Messsystem, werden erläutert. Die Arbeit abschließend erfolgt ein Vergleich der beiden Wandler zum Stand der Technik. Die beiden Wandler können zwar mit dem besten, vom Anwendungsfall her ähnlichen, Wandler in Bezug auf Leistungsverbrauch und ENOB-Werte nicht in jeder Beziehung mithalten, dennoch zeigen die Ergebnisse die Funktionalität und den Nutzen der entwickelten Konzepte. Ähnliche oder bessere Werte können mit den gleichen Strukturen durch einen kleineren Technologieknoten, kleinere Gattergrößen und durch mehr Kalibierungseingriffe erzielt werden.Item Open Access Design of radio frequency power amplifiers for cellular phones and base stations in modern mobile communication systems(2009) Wu, Lei; Berroth, Manfred (Prof. Dr.-Ing.)The mobile radio communication has begun with Guglielmo Marconi's and Alexander Popov's experiments with ship-to-shore communication in the 1890's. Land mobile radio telephone systems have been used since the Detroit City Police Department installed the first wireless communication system in 1921. Since that time, radio systems have become more and more important for both voice and data communication. The modern mobile communication systems are mainly designed in high frequency ranges due to the larger available bandwidth at these frequencies. Today, the mostly used mobile communication systems in the United States are cellular telephone systems operating at 800 - 900 MHz and personal communication systems (PCS) at 1800 - 2000 MHz. In Europe, these include the Global System for Mobile Communication (GSM) and Universal Mobile Telecommunications System (UMTS). China now has GSM/GPRS and Code Division Multiple Access (CDMA) networks. For the third generation services, China has been planning a 3G standard called Time Division Synchronous CDMA (TD-SCDMA) since 1999, which is planned to operate at 2010 MHz - 2025 MHz. In this work, attentions are paid on the uplink and downlink applications in the GSM and the UMTS systems adopted in Europe. No matter which system is discussed, a wireless communication link usually includes a transmitter, a receiver, and a channel. The functions of the quantization, of the coding and of the decoding are only performed in digital systems. Most links are fully duplex and include a transmitter and a receiver or a transceiver at each end of the link. Obviously, to send or receive large enough signals, power amplifiers and their driving amplifiers are necessary on both sides of the link. A radio frequency power amplifier is a circuit for converting directional current input power into a significant amount of RF output power. One of the principal differences between a small-signal amplifier design and a power amplifier design is that the main purpose of the latter is the maximum output power, not the maximum gain. However, a power amplifier cannot simply be regarded as a small-signal amplifier driven into the saturation. There is a great variety of different power amplifiers, while most of them employ techniques beyond simple linear amplification. In other words, RF power can be generated by a wide variety of techniques using a wide variety of devices. In this work, the fundamental theories used for the design of RF power amplifiers are systematically introduced. Using these theories, power amplifier circuits are designed both for the base stations and for the cellular phones adopted in the modern mobile communication systems in Europe.Item Open Access Leistungseffiziente Analog-Digital-Umsetzer mit sukzessivem Approximationsregister(2015) Digel, Johannes; Berroth, Manfred (Prof. Dr.-Ing.)In der Signalverarbeitung und Kommunikation zeichnet sich ein Trend weg vom Analogen hin zum Digitalen ab. Vorteile von digitalen Daten sind, dass ihre physikalische Darstellung losgelöst davon ist, was sie physikalisch repräsentieren, dass zu ihrer Verarbeitung standardisierte Schaltungskomponenten angewendet und spezialisierte Komponenten synthetisiert werden können, sowie dass sie verlustfrei übertragen und gespeichert werden können. Dafür müssen analoge Signale, die beispielsweise von einem Sensor generiert oder von einer Antenne empfangen werden, verstärkt und anschließend in digitale Daten umgesetzt werden. Für die Analog-Digital-Umsetzung sind unterschiedliche Konzepte bekannt, von denen sich manche besonders gut für bestimmte Technologien eignen. Die Konzepte unterscheiden sich durch die Kennzahlen und Parameter, die mit ihnen erreicht werden können. Eines der Konzepte, um ein analoges in ein digitales Signal umzusetzen, nennt sich „Sukzessive Approximation“. Dieses Konzept verwendet ein schrittweises, binär abgestuftes Wägeverfahren, um die digitale Repräsentation einer analogen Spannung zu bestimmen. Wegen seines schrittweisen Fortschritts erlaubt es grundsätzlich eine Analog-Digital-Umsetzung mit mittlerer Geschwindigkeit. Die Abtastrate kann jedoch erhöht werden, indem einige Umsetzer mit Zeitverschachtelung arbeiten. Der Analog-Digital-Umsetzer mit sukzessiver Approximation erreicht mittlere Auflösungen im Bereich von 10 bit, ohne dass er eine Kalibrierung oder Kompensation von Fehlern benötigt. Jede weitere Erhöhung der Auflösung um ein Bit fügt dem Umsetzungszyklus einen Schritt hinzu, alle Komponenten müssen jedoch die Anforderungen in Bezug auf Rauschen, Linearität und Genauigkeit für die geforderte Auflösung erfüllen. Der Analog-Digital-Umsetzer mit sukzessiver Approximation beinhaltet ein sukzessives Approximationsregister, das mit statischer CMOS-Logik arbeitet. Es speichert das digitale Ausgangscodewort des Umsetzers und steuert den Umsetzungszyklus. Eine weitere Komponente ist durch einen Digital-Analog-Umsetzer gegeben, der für gewöhnlich als passive Schaltung mit einem kapazitiven Spannungsteiler mit binär gewichteten Kondensatoren realisiert wird. Die einzige aktive, analoge Komponente dieses Umsetzers ist ein Komparator, der entscheidet, ob ein Binärwert „0“ oder „1“ ist. Wegen der geringen Anzahl an aktiven, analogen Komponenten eignen sich moderne CMOS-Technologien besonders für Analog-Digital-Umsetzer mit sukzessiver Approximation und ermöglichen sehr leistungseffiziente Entwürfe. Veröffentlichte Entwürfe von Analog-Digital-Umsetzern mit sukzessiver Approximation mit Abtastraten im Bereich von einigen Kilosamples bis zu dutzenden Gigasamples pro Sekunde zeigen eine sehr gute Leistungseffizienz. Sie eignen sich für ein großes Anwendungsfeld wie für biomedizinische Beobachtung, Sensorsysteme, die Beobachtung analoger Spannungen innerhalb einer Schaltung oder drahtlose oder -gebundene Kommunikation. Wegen ihrer Kompatibilität mit skalierten CMOS-Technologien können sie zusammen mit digitalen Schaltungen zur Signalverarbeitung in einem Mikrochip integriert werden. Diese Arbeit behandelt den Entwurf von Analog-Digital-Umsetzern mit sukzessiver Approximation, die Abtastraten im Bereich von Megasamples pro Sekunde haben. Die vorgestellten Komponenten sollen den Entwurf von Umsetzern mit gegebenen Anforderungen in einer gebräuchlichen Technologie ermöglichen. Dabei soll eine dem Stand der Technik entsprechende Leistungseffizienz erreichbar sein, ohne dass die Schaltung eine komplexe Kalibrierung oder Fehlerkorrektur benötigt. Die vorgestellten Entwürfe beschränken sich auf Umsetzer mit einem Kern, die ohne Zeitverschachtelung arbeiten. Alle enthaltenen Umsetzer beinhalten genau einen Komparator, der einen Binärwert pro Vergleich bestimmt. Damit wird in jedem Schritt des Umsetzungszyklus genau ein Bit bestimmt. Nach der Einführung grundlegender Eigenschaften und Parameter von Analog-Digital-Umsetzern werden einige Konzepte und Algorithmen für die sukzessive Approximation angegeben. Es werden alle Schaltungsblöcke vorgestellt, die zur Realisierung der aufgeführten Algorithmen notwendig sind. Besondere Beachtung finden die begrenzenden Eigenschaften eines jeden Blocks wie die Linearität des Eingangskreises, die Empfindlichkeit des Entscheiders oder der Einfluss von Prozessschwankungen. Für alle gezeigten Schaltungsvarianten werden gefertigte Analog-Digital-Umsetzer zusammen mit den zugehörigen Messergebnissen gezeigt. Das Abschlusskapitel ordnet die in dieser Arbeit entworfenen Schaltungen in den Stand der Technik ein.Item Open Access Parallel-Analog/Digital-Umsetzer für Gigabaud-Applikationen(2021) Du, Xuan-Quang; Berroth, Manfred (Prof. Dr.-Ing.)Communication systems with digital signal processors (DSPs) rely on data converters as interface blocks between the analog and the digital domain. The channel data rates in these systems can be increased by choosing a higher symbol rate and/or a more complex modulation format. Both approaches motivate the design of data converters with high sample rates and/or high effective bit resolution. As the improvement of the converter linearity in terms of power efficiency is more difficult to realize, especially at high operation frequencies, current research on ultrahigh data-rate mm-wave communication systems (e.g., 100 Gbit/s wireless communication) focuses on increasing the symbol rate while keeping the modulation format simple (e.g., quadrature phase shift keying). These systems require data converters with nominal bit resolutions of around 4-8 bit and sample rates of more than 25 GS/s. In order to satisfy the future needs for high-speed data converters, new circuit topologies need to be investigated. This work presents the design of a 35.84-GS/s 4-bit analog-to-digital converter (ADC) from its idea to its first silicon implementation. The ADC is based on a single-core flash architecture that makes use of a special traveling-wave signal distribution. Contrary to classical approaches with a power-hungry and area-consuming front-end track-and-hold (T/H), no analog preprocessing is needed. The analog input and the clock signal are rather directly distributed over a pair of delay-matched transmission lines from one comparator to the next adjacent one. Due the spatial location of these components, both signals do not arrive at the same time at every comparator, but as they travel synchronously along the transmission lines, each comparator will always see the same input value at each sampling event. This work gives detailed insight into critical design aspects of this approach and new mathematical models to predict the impact of data-to-clock time skews onto the converter linearity. Furthermore, essential building components (e.g., linear amplifiers, encoder, etc.) and a real-time digital communication interface for multi-gigabit/s data transmission to external devices are presented. The ADC is implemented in a 130-nm SiGe BiCMOS technology from IHP (SG13G2) and exhibits a die area of 1.3 mm^2. For experimental tests, the ADC is wire-bonded on a specially designed radio frequency (RF) printed circuit board. At a sampling rate of 35.84 GS/s, the peak spurious-free dynamic range (SFDR) is 35.4 dBc and the peak signal-to-noise-and-distortion ratio (SNDR) is 24.6 dB (3.8 bit). The effective resolution bandwidth (ERBW) is 14.52 GHz and covers almost the complete first Nyquist frequency band. Up to input frequencies of 20 GHz, a SFDR of more than 26.7 dBc and a SNDR of more than 19.8 dB (3 bit) is achieved. Even at a sample rate of 40.32 GS/s, full Nyquist performance can be demonstrated (SNDR = 18.4 dB @20 GHz). The presented ADC improves the sample rate of current state-of-the-art single-core ADCs by 61% from 25 GS/s to 40 GS/s, making it not only the smallest, but also the fastest reported single-core implementation up to date.Item Open Access Mikrowellenmodellierung von photonischen Kristallen und Metamaterialien für die optische Nachrichtentechnik(2009) Rumberg, Axel; Berroth, Manfred (Prof. Dr.-Ing.)Negativ-Index-Materialien sind ein neues Forschungsgebiet. Das erste Metamaterial mit einem negativen Brechungsindex wurde 2001 vorgestellt. Das theoretische Konzept der Wellenausbreitung in Negativ-Index-Materialien ist aber bereits 1968 von V. Veselago entwickelt worden. Die der Arbeit zugrunde liegende Aufgabe besteht in der Modellierung von negativ brechenden photonischen Kristallen und Metamaterialien im Mikrowellenbereich. Sie werden im Hinblick auf ihre Verwendbarkeit im Bereich der optischen Telekommunikationswellenlängen untersucht. Durch die aufgrund der Skalierung größeren Abmessungen lassen sich die Strukturen einfacher herstellen und vermessen. Die Arbeitsprinzipien der Strukturen sind frequenzunabhängig. Metamaterialien bieten die Möglichkeit, die Permittivität und die Permeabilität maßzuschneidern. In den Einheitszellen dieser meist periodisch aufgebauten metallischen Strukturen werden künstliche magnetische Atome durch resonanzfähige Strukturen generiert. Die Periode des Metamaterials muss klein gegenüber der Wellenlänge sein. Neben den auf dem Resonatorkonzept aufgebauten Metamaterialien werden auch auf anderen Prinzipien beruhende Strukturen untersucht. Hier sind die leitungsgebundenen Metamaterialien zu nennen. Als einbettende Leitungen können z. B. Mikrostreifenleitungen verwendet werden. Im Vergleich zur konventionellen Transmissionsleitung werden Kapazität und Induktivität vertauscht. Auch photonische Kristalle können negativ brechen. In diesen periodischen Strukturen ist die Wellenlänge vergleichbar mit der Gitterkonstanten und die Einzelelemente, z. B. Metallzylinder, können aufgelöst werden. Bei bestimmten Frequenzen kann über das Dispersionsdiagramm ein effektiver negativer Index zugeordnet werden. Die negative Brechung der photonischen Kristalle kann dazu genutzt werden, eine von einer Quelle ausgehende Welle zu fokussieren. Diese Fokussierung wird mit zweidimensionalen photonischen Kristallen, die aus Löchern in einer Schichtwellenleiterstruktur bestehen, im Frequenzbereich um 20 GHz gezeigt. Das verwendete wellenführende Materialsystem TMM10 - Teflon modelliert das in photonischen integrierten Schaltkreisen verwendete Silizium-Siliziumdioxid. Nach erfolgreicher Demonstration der Fokussierung wird gezeigt, dass mittels photonischer Kristalle die Einkoppeleffizienz in einen Wellenleiter verbessert werden kann. In einer Teststrecke, die aus zwei sich gegenüberliegenden Wellenleitern mit dazwischen liegendem Schichtwellenleiter besteht, wird die Kopplung von einem Wellenleiter zum anderen durch Einsatz eines photonischen Kristalls gesteigert. Der photonische Kristall wird in den Schichtwellenleiter eingebracht. Die Kopplung wird im Vergleich zur Kopplung durch den reinen Schichtwellenleiter verbessert. Die in dieser Arbeit untersuchten resonanten Strukturen bieten das Potenzial, einen auf negativer Permittivität und Permeabilität beruhenden negativen Index zu erzeugen. Mit dem Drahtpaar, einer Abwandelung des Spaltring-Resonators, wird ein auch gut in der Optik zu vermessendes magnetisches Atom untersucht. Der negative Index wird im Frequenzbereich um 10 GHz festgestellt. Zur Untersuchung von Volumenmaterialien werden gestapelte Strukturen untersucht. Leitungsgebundene Strukturen bieten ebenfalls das Potenzial eines negativen Indexes. Eine Struktur wird aus hochfrequenztauglichem Material aufgebaut. Das einbettende Medium wird durch einen Parallelplattenhohlleiter gebildet. Die zur Erlangung des negativen Indexes benötigten Induktivitäten und Kapazitäten werden durch kurzgeschlossene Parallelplattenhohlleiter und metallische Durchkontaktierungen realisiert. Bei den Messungen wird ein negativer Index um 10 GHz festgestellt. Der letzte Abschnitt der Arbeit befasst sich mit der Skalierbarkeit der Strukturen. In der Simulation werden die Abmaße eines Drahtpaar soweit skaliert, dass sich eine Arbeitsfrequenz von 100 THz ergibt. Hierbei fällt auf, dass die Abmaße aufgrund der Eigenschaften von Metallen nicht direkt skaliert werden können. Lagen die Arbeitsfrequenzen der Metamaterialien anfangs im Mikrowellenbereich, so sind sie inzwischen durch Skalierung im optischen Frequenzbereich angelangt. Es wird daran gearbeitet, verlustarme Volumenmaterialien zu bauen. Konkrete Anwendungen gibt es bereits im Mikrowellenbereich. Es ist z. B. möglich, kompakte Koppler oder Leckwellenantennen zu bauen. Auch ist eine Tarnkappe realisiert worden. Die weiteren potenziellen Anwendungsgebiete im optischen Frequenzbereich sind weitreichend. Es ist möglich, das Licht auf unkonventionelle Art und Weise zu führen. Als Anwendungsbeispiel zu nennen sind hier die in dieser Arbeit vorgestellten Kopplungen mit photonischen Kristallen, die in photonischen integrierten Schaltkreisen als Schlüsselkomponenten eingesetzt werden können.
- «
- 1 (current)
- 2
- 3
- »