Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen: http://dx.doi.org/10.18419/opus-11610
Autor(en): Römhild, Martin
Titel: Investigation of flip-chip packaging for monolithic microwave integrated circuits
Erscheinungsdatum: 2021
Dokumentart: Studienarbeit
Seiten: vi, 69
URI: http://nbn-resolving.de/urn:nbn:de:bsz:93-opus-ds-116271
http://elib.uni-stuttgart.de/handle/11682/11627
http://dx.doi.org/10.18419/opus-11610
Zusammenfassung: In dieser Forschungsarbeit wird Flip-Chip-Montage auf die Eignung für den Frequenzbereich bis 100GHz untersucht. Zuerst erfolgt eine theoretische Diskussion über die Wellenausbreitung in planaren Wellenleitern und den Stand der Technik in der Flip-Chip-Montage. Es werden zunächst die Simulationsergebnisse von regulären Flip-Chip-Übergängen und dem so genannten Hot-Via-Ansatz diskutiert. Anschließend wird ein in dieser Arbeit neu entwickelter Ansatz vorgestellt. Der neue Ansatz nutzt ein Zwischensubstrat wahlweise aus Quarzglas oder Alumina und zwei nacheinander erfolgende Flip-Chip-Bond Schritte. Der neue Ansatz zeigt äußerst breitbandiges Verhalten bis einschließlich 100GHz und geringe Einfügedämpfung. Außerdem werden on-Chip Messungen und die Nutzung von BEOL on-Chip Antennen durch die Struktur ermöglicht. Mit dem neuen Ansatz können Verbindungen von Leiterplatte zu Chip und zwischen verschiedenen Chips realisiert werden. Der neu entwickelte Ansatz zeigt sich robust gegenüber Fertigungstoleranzen in der Simulation. Die niedrigste Einfügedämpfung für eine Verbindung von Chip zu Chip beträgt 0:77 dB für eine Frequenz von 100GHz bei einer Leitungslänge von 2mm. Dies ist eine geringere Dämpfung als die Bonddrahtverbindung von [1]. Die Leitung, die diese Chips verbindet, hat eine Dämpfung von etwa 0:15 dB/mm, was zu einer Einfügedämpfung von 0:24 dB pro Übergang führt. Die Verbindung von Leiterplatte zu Chip zeigt eine minimale Einfügedämpfung von 0:58 dB bei 100 GHz. Um den vorgeschlagenen Ansatz herstellen zu können werden in dieser Arbeit zwei Prozesse vorgestellt. Die Prozesse nutzen Standardherstellverfahren der großflächigen Mikroelektronik und der Herstellung von Leiterplatten. Mögliche Limitierungen und Fehlerquellen der angesprochenen Flip-Chip Ansätze werden ebenfalls diskutiert.
Enthalten in den Sammlungen:05 Fakultät Informatik, Elektrotechnik und Informationstechnik

Dateien zu dieser Ressource:
Datei Beschreibung GrößeFormat 
FA_Martin_Roemhild_open_access.pdf6,68 MBAdobe PDFÖffnen/Anzeigen


Alle Ressourcen in diesem Repositorium sind urheberrechtlich geschützt.