Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen:
http://dx.doi.org/10.18419/opus-2713
Autor(en): | Sibianu, Constantin |
Titel: | Effiziente FPGA Implementierung des JPEG-LS Encoders mit Xilinx System Generator |
Sonstige Titel: | Efficient FPGA implementation of JPEG-LS encoder using xilinx system generator |
Erscheinungsdatum: | 2011 |
Dokumentart: | Abschlussarbeit (Diplom) |
URI: | http://nbn-resolving.de/urn:nbn:de:bsz:93-opus-65817 http://elib.uni-stuttgart.de/handle/11682/2730 http://dx.doi.org/10.18419/opus-2713 |
Zusammenfassung: | In dieser Diplomarbeit beschäftige ich mich explizit mit der FPGA-Implementierung des JPEG-LS-Algorithmus mit dem Designer-Tool System Generator von der Firma Xilinx. Dabei soll untersucht werden wie weit und im besten Fall wie einfach man aus diesem Algorithmus ein synthetisierbares System-Generator-Modell erzeugen kann, ohne über ein fundiertes Wissen im Bereich des digitalen Hardwaredesigns zu verfügen. Dafür eignet sich System Generator besonders gut, da man damit ein simulink-ähnliches Modell aufbauen kann und dieses später theoretisch in VHDL- oder Verilog-Code umwandeln kann. Wichtig dabei sind die MCode-Blöcke, mit deren Hilfe sich MATLAB-Funktionen in System Generator einbinden lassen können. Diese Blöcke sollen die Basis für einen schnellen und einfachen Modellaufbau sein, mit denen die meisten Teile des JPEG-LS-Algorithmus implementieren werden sollen. |
Enthalten in den Sammlungen: | 05 Fakultät Informatik, Elektrotechnik und Informationstechnik |
Dateien zu dieser Ressource:
Datei | Beschreibung | Größe | Format | |
---|---|---|---|---|
DIP_3092.pdf | 1,21 MB | Adobe PDF | Öffnen/Anzeigen |
Alle Ressourcen in diesem Repositorium sind urheberrechtlich geschützt.