Leistungseffiziente Analog-Digital-Umsetzer mit sukzessivem Approximationsregister

Abstract

In der Signalverarbeitung und Kommunikation zeichnet sich ein Trend weg vom Analogen hin zum Digitalen ab. Vorteile von digitalen Daten sind, dass ihre physikalische Darstellung losgelöst davon ist, was sie physikalisch repräsentieren, dass zu ihrer Verarbeitung standardisierte Schaltungskomponenten angewendet und spezialisierte Komponenten synthetisiert werden können, sowie dass sie verlustfrei übertragen und gespeichert werden können. Dafür müssen analoge Signale, die beispielsweise von einem Sensor generiert oder von einer Antenne empfangen werden, verstärkt und anschließend in digitale Daten umgesetzt werden. Für die Analog-Digital-Umsetzung sind unterschiedliche Konzepte bekannt, von denen sich manche besonders gut für bestimmte Technologien eignen. Die Konzepte unterscheiden sich durch die Kennzahlen und Parameter, die mit ihnen erreicht werden können. Eines der Konzepte, um ein analoges in ein digitales Signal umzusetzen, nennt sich „Sukzessive Approximation“. Dieses Konzept verwendet ein schrittweises, binär abgestuftes Wägeverfahren, um die digitale Repräsentation einer analogen Spannung zu bestimmen. Wegen seines schrittweisen Fortschritts erlaubt es grundsätzlich eine Analog-Digital-Umsetzung mit mittlerer Geschwindigkeit. Die Abtastrate kann jedoch erhöht werden, indem einige Umsetzer mit Zeitverschachtelung arbeiten. Der Analog-Digital-Umsetzer mit sukzessiver Approximation erreicht mittlere Auflösungen im Bereich von 10 bit, ohne dass er eine Kalibrierung oder Kompensation von Fehlern benötigt. Jede weitere Erhöhung der Auflösung um ein Bit fügt dem Umsetzungszyklus einen Schritt hinzu, alle Komponenten müssen jedoch die Anforderungen in Bezug auf Rauschen, Linearität und Genauigkeit für die geforderte Auflösung erfüllen. Der Analog-Digital-Umsetzer mit sukzessiver Approximation beinhaltet ein sukzessives Approximationsregister, das mit statischer CMOS-Logik arbeitet. Es speichert das digitale Ausgangscodewort des Umsetzers und steuert den Umsetzungszyklus. Eine weitere Komponente ist durch einen Digital-Analog-Umsetzer gegeben, der für gewöhnlich als passive Schaltung mit einem kapazitiven Spannungsteiler mit binär gewichteten Kondensatoren realisiert wird. Die einzige aktive, analoge Komponente dieses Umsetzers ist ein Komparator, der entscheidet, ob ein Binärwert „0“ oder „1“ ist. Wegen der geringen Anzahl an aktiven, analogen Komponenten eignen sich moderne CMOS-Technologien besonders für Analog-Digital-Umsetzer mit sukzessiver Approximation und ermöglichen sehr leistungseffiziente Entwürfe. Veröffentlichte Entwürfe von Analog-Digital-Umsetzern mit sukzessiver Approximation mit Abtastraten im Bereich von einigen Kilosamples bis zu dutzenden Gigasamples pro Sekunde zeigen eine sehr gute Leistungseffizienz. Sie eignen sich für ein großes Anwendungsfeld wie für biomedizinische Beobachtung, Sensorsysteme, die Beobachtung analoger Spannungen innerhalb einer Schaltung oder drahtlose oder -gebundene Kommunikation. Wegen ihrer Kompatibilität mit skalierten CMOS-Technologien können sie zusammen mit digitalen Schaltungen zur Signalverarbeitung in einem Mikrochip integriert werden. Diese Arbeit behandelt den Entwurf von Analog-Digital-Umsetzern mit sukzessiver Approximation, die Abtastraten im Bereich von Megasamples pro Sekunde haben. Die vorgestellten Komponenten sollen den Entwurf von Umsetzern mit gegebenen Anforderungen in einer gebräuchlichen Technologie ermöglichen. Dabei soll eine dem Stand der Technik entsprechende Leistungseffizienz erreichbar sein, ohne dass die Schaltung eine komplexe Kalibrierung oder Fehlerkorrektur benötigt. Die vorgestellten Entwürfe beschränken sich auf Umsetzer mit einem Kern, die ohne Zeitverschachtelung arbeiten. Alle enthaltenen Umsetzer beinhalten genau einen Komparator, der einen Binärwert pro Vergleich bestimmt. Damit wird in jedem Schritt des Umsetzungszyklus genau ein Bit bestimmt. Nach der Einführung grundlegender Eigenschaften und Parameter von Analog-Digital-Umsetzern werden einige Konzepte und Algorithmen für die sukzessive Approximation angegeben. Es werden alle Schaltungsblöcke vorgestellt, die zur Realisierung der aufgeführten Algorithmen notwendig sind. Besondere Beachtung finden die begrenzenden Eigenschaften eines jeden Blocks wie die Linearität des Eingangskreises, die Empfindlichkeit des Entscheiders oder der Einfluss von Prozessschwankungen. Für alle gezeigten Schaltungsvarianten werden gefertigte Analog-Digital-Umsetzer zusammen mit den zugehörigen Messergebnissen gezeigt. Das Abschlusskapitel ordnet die in dieser Arbeit entworfenen Schaltungen in den Stand der Technik ein.

In signal processing and communications, systems tend to operate with more digital and less analog components. Advantages of digital data are that their physical representation is detached from their contents. Standardized components can be applied for their processing and special components can be synthesized from a logical description. Furthermore they can be transmitted and stored without loss of signal quality. For this purpose, analog signals generated by a sensor or received by an antenna must be amplified and converted to the digital domain. Several methods are known for analog-to-digital conversion which may favor certain technologies and which are distinguished by the performance parameters that they can achieve. One of the methods to convert an analog to a digital signal is successive approximation. This method finds the digital code of an analog input voltage by a stepwise binary search. It basically enables the conversion with intermediate speed due to its successive progress. However, the conversion rate can be increased if several converters operate with time-interleaving. The successive approximation analog-to-digital converter can achieve intermediate resolutions in the range of 10 bit without the need for calibration. Each additional bit adds one step to the approximation process but all components must meet the requirements of noise, linearity and precision for the desired resolution. The successive approximation converter comprises a successive approximation register which is a purely digital component storing the output code and controlling the conversion cycle. Another component is a digital-to-analog converter which is usually realized as a passive circuit with a binary weighted capacitor array. Its only active analog device is a comparator which decides whether a bit is “0” or “1”. Due to the low number of active analog devices modern CMOS technologies are suitable for successive approximation converters and permit low power designs. Designs of successive approximation analog-to-digital converters with conversion rates in the range from several kilosamples per second up to tens of gigasamples per second show an excellent power efficiency. They are suited for a wide range of applications like biomedical surveillance, sensor systems, on-chip voltage monitoring or wireless and wired communication. Because of their compatibility with scaled CMOS technologies they can be integrated together with signal processing circuitry onto one die. This thesis covers the design of successive approximation analog-to-digital converters with conversion rates in the range of megasamples per second. The provided components should enable the design of converters with given requirements in a common technology. It targets a state-of-the-art power efficiency without the need for complex calibration or error compensation neither on- nor off-chip. The presented designs are limited to single-core converters without time-interleaving. The converters use one comparator which generates one binary value for each comparison. Thus they determine one bit per step. After the introduction of basic properties and parameters related to analog-to-digital converters, several concepts and algorithms for successive approximation converters are given. All circuit blocks necessary for the design of converters according to each algorithm are introduced. The limiting properties of each block like the linearity of the input circuit, the sensitivity of the comparator or the impact of process variations and mismatch are investigated in detail. A fabricated die and experimental results are presented for all analog-to-digital converter types shown. The final chapter compares the designs proposed in this thesis to the state of the art.